



# Architectures matérielles pour la technologie WCDMA étendue aux systèmes multiantennes

Taoufik Saïdi

## ► To cite this version:

Taoufik Saïdi. Architectures matérielles pour la technologie WCDMA étendue aux systèmes multiantennes. Micro et nanotechnologies/Microélectronique. Université Rennes 1, 2008. Français. NNT : . tel-00446060

**HAL Id: tel-00446060**

**<https://theses.hal.science/tel-00446060>**

Submitted on 11 Jan 2010

**HAL** is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

N° d'ordre : 3733

# THÈSE

présentée

DEVANT L'UNIVERSITÉ DE RENNES 1

pour obtenir

le grade de : *DOCTEUR DE L'UNIVERSITÉ DE RENNES 1*

**Mention :** TRAITEMENT DU SIGNAL ET TÉLÉCOMMUNICATIONS

par

Taofik SAIDI

Équipes d'accueil : CAIRN - Institut de Recherche en Informatique et Systèmes Aléatoires - Lannion

École Doctorale : Mathématiques, Télécommunications, Informatique, Signal, Systèmes et Électronique

Composante

Universitaire : École Nationale Supérieure de Sciences Appliquées et de Technologie

## **Architectures matérielles pour la technologie W-CDMA étendue aux systèmes multi-antennes**

SOUTENUE LE 8 juillet 2008 devant la commission d'examen

### **COMPOSITION DU JURY :**

J.L. DANGER	Professeur à l'ENST Paris	Rapporteurs
J.F. FRIGON	Professeur à l'École Polytechnique de Montréal	
P. FORTIER	Professeur à l'Université Laval	Examineurs
D. MENARD	Maître de Conférence à l'ENSSAT	
O. SENTIEYS	Professeur à l'ENSSAT	Directeurs de thèse
S. ROY	Professeur à l'Université Laval	





## Remerciements

*Cette thèse franco-québécoise a été réalisée conjointement au sein de l'équipe CAIRN de l'Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA) située à Lannion, ainsi qu'au sein du Laboratoire de Radiocommunication et de Traitement du Signal de l'Université Laval à Québec. Aussi, je tiens à exprimer mes sincères remerciements à messieurs Olivier Sentieys et Sébastien Roy, respectivement professeur à l'ENSSAT et professeur à l'Université Laval, de m'avoir accueilli dans leur équipe respective et d'avoir accepté d'être mes directeurs de thèse. Je souhaite leur exprimer ma profonde et sincère reconnaissance pour leur soutien, leur aide et leurs conseils dans la concrétisation de cette thèse.*

*Je tiens à remercier particulièrement monsieur Paul Fortier, professeur à l'Université Laval, pour m'avoir fait l'honneur d'être le président du jury.*

*J'adresse mes sincères remerciements à messieurs Jean-Luc Danger, professeur à l'ENST Paris, et Jean-François Frigon, professeur à l'École Polytechnique de Montréal, d'avoir accepté de juger ce travail en tant que rapporteurs et d'avoir contribué à l'amélioration de ce document.*

*Je remercie également monsieur Daniel Menard, Maître de Conférence à l'ENSSAT, pour sa participation au jury de thèse et particulièrement pour m'avoir fait profiter de son expertise sur la technologie WCDMA.*

*Je remercie tous les membres de l'équipe CAIRN et du LRTS, les équipes techniques et administratives de l'ENSSAT et du Département de Génie Electrique et de Génie Informatique à l'Université Laval pour avoir contribué, de près ou de loin, à ce travail.*

*Cette aventure ne saurait être résumée qu'à cet écrit où n'apparaît pas nécessairement des personnes liées au domaine. Pour leur amitié et leur chaleur, je remercie Pascale et Jean-Pierre de Treduder, Anne-Marie et François de Plufur; Soizig, Jean-Christophe, Olivier et Bernard de St-Michel-en-Grève; Manu et JB, Renaud et Caro; Isa et Marc de Québec; Greg et Piwail; Brigitte et Fred de FJT de Lannion; ainsi que Michel, Régine et Gisèle d'Amnéville.*

*Enfin, je n'oublie pas de remercier tous les membres de ma famille (Zhor, Malica, Myriam, Touria, Mohamed, Youssef) pour m'avoir soutenu, encouragé et aidé tout au long de la préparation de cette thèse.*

*A Tiphaine,*



## Résumé

Depuis une dizaine d'années, l'avènement des techniques multi-antennes (ou MIMO) pour les communications sans fil, mobiles ou fixes, a révolutionné les possibilités offertes pour de nombreux domaines d'application des télécommunications. La disposition de plusieurs antennes de part et d'autre du lien augmente considérablement la capacité des systèmes sans fil. Cependant, les algorithmes numériques à mettre en œuvre pour réaliser ces systèmes sont autrement complexes et constituent un challenge quant à la définition d'architectures matérielles performantes. L'objectif du travail présent repose précisément sur la définition optimale de solutions architecturales, dans un contexte CDMA, pour contrer cette problématique.

Le premier aspect de ce travail porte sur une étude approfondie des algorithmes spatio-temporels et des méthodes de conception en vue d'une implantation matérielle efficace. De nombreux schémas de détection sont proposés dans la littérature et sont applicables suivant trois critères qui sont : la qualité de service, le débit binaire et la complexité algorithmique. Cette dernière constitue une contrainte forte pour une mise en application à faible coût de terminaux mobiles intégrant ces applications. Aussi, il est nécessaire de disposer d'outils performants pour simuler, évaluer et affiner (prototypage rapide) ces nouveaux systèmes, candidats probables pour les télécommunications de quatrième génération.

Le second aspect concerne la réalisation d'un transcepteur multi-antennes sans codage de canal, intégrant la technologie d'accès multiple par répartition de codes dans le cas d'un canal large bande. Un système mono-antenne WCDMA, généralisable à un nombre quelconque d'antennes, a été intégré et simulé au sein de la plate-forme de prototypage rapide Lyrtech. L'architecture développée intègre les principaux modules du traitement en bande de base, à savoir le filtrage de Nyquist, la détection des multiples trajets suivie de l'étape de détection. Le prototype MIMO-WCDMA développé est caractérisé par sa flexibilité suivant le nombre de voies entrantes, le format d'entrée des échantillons, les caractéristiques du canal sans fil et la technologie ciblée (ASIC, FPGA).

Le troisième aspect se veut plus prospectif en détaillant de nouveaux mécanismes pour réduire le coût matériel des systèmes multi-antennes. Le principe d'allocation adaptative de la virgule fixe est présenté dans le but d'adapter le codage des données suivant les caractéristiques du canal sans fil et de minimiser en conséquence la complexité du circuit. D'autre part, le concept d'architectures adaptatives est proposé afin de minimiser l'énergie consommée au sein d'un système embarqué suivant le contexte d'application.

**Mots-clés :** systèmes multi-antennes, MIMO, T4G, terminaux mobiles, WCDMA, HSDPA, HSUPA, prototypage rapide, ASIC, FPGA, architecture de traitement, virgule fixe, architecture adaptative.



## Abstract

Over the last ten years, multi-antenna systems (MIMO) for mobile and fixed wireless communications have revolutionized the possibilities offered for numerous telecommunication application domains. Using multiple antennas at both ends of the link considerably increases the capacity of wireless systems. However, the digital algorithms needed to realize these systems are complex and constitute a challenge in order to define powerful hardware architectures. The goal of the present work centers specifically on the optimal definition of architectural solutions to combat this problem in a CDMA context.

The first aspect of this work is a deepened study of space-time algorithms and design methods with regards to an efficient hardware implementation. Numerous detection schemes are proposed in the literature and are applicable following three criteria : quality of service, binary throughput and algorithmic complexity. The latter constitutes a strong limitation for a low cost implementation of mobiles including these applications. Thus, it is necessary to use powerful tools to simulate, evaluate and rapidly prototype these new systems which constitute likely candidates for fourth generation telecommunication systems.

The second aspect is the realization of an uncoded multi-antenna transceiver, integrating CDMA in a wideband channel case. A WCDMA mono-antenna system, generalized to any antenna array, has been integrated and simulated on the Lyrtech rapid prototyping platform. The developed architecture integrates the main baseband processing modules, such as Nyquist filtering, multiple path detection and detection itself. The MIMO-WCDMA prototype is characterized by its flexibility with regards to the number of inputs, format of samples, characteristics of the wireless channel and the targeted technology (ASIC, FPGA).

The third aspect is more prospective since it introduces new methods to reduce the hardware cost of multi-antenna systems. The principle of dynamic allocation of the fixed point format is presented with the goal of adapting the data encoding according to the wireless channel's characteristics and consequently minimizing the circuit's complexity. Also, the concept of adaptive architectures is proposed to reduce the power consumption in an embedded system according to application context.

**Keywords :** multi-antenna systems, MIMO, T4G, mobile terminals, WCDMA, HSDPA, HSUPA, rapid prototyping, ASIC, FPGA, processing architecture, fixed point coding, adaptive architecture.



# Sommaire

<b>Introduction</b>	<b>1</b>
Problématique . . . . .	1
Contributions . . . . .	2
Plan de thèse . . . . .	4
<b>1 Techniques multi-antennes</b>	<b>7</b>
1.1 Introduction aux systèmes MIMO . . . . .	7
1.1.1 Modélisation générale . . . . .	7
1.1.2 Capacité . . . . .	8
1.1.3 Caractéristiques des canaux sans fil . . . . .	9
1.1.4 Diversité et codage . . . . .	11
1.1.5 Codage spatio-temporel . . . . .	13
1.1.6 Complexité algorithmique . . . . .	15
1.2 Codage spatio-temporel en bloc . . . . .	16
1.2.1 Technique d'Alamouti . . . . .	16
1.2.2 Cas pour un nombre arbitraire d'antennes émettrices . . . . .	18
1.2.3 Complexité . . . . .	20
1.3 Codage spatio-temporel par couches . . . . .	23
1.3.1 Systèmes de transmission spatio-temporel par couches . . . . .	23
1.3.2 Algorithmes de détection multi-couches . . . . .	24
1.4 Codage spatio-temporel pour des communications dans un canal à bande large . . . . .	34
1.4.1 Technique de transmission multi-porteuses . . . . .	34
1.4.2 Techniques de diversité de transmission dans les systèmes CDMA . . . . .	36
1.4.3 Codage spatio-temporel pour les systèmes CDMA . . . . .	39
1.5 Synthèse . . . . .	43
<b>2 Circuits pour systèmes multi-antennes et prototypage rapide</b>	<b>45</b>
2.1 Circuits existants : état de l'art . . . . .	45
2.1.1 Pré-traitement . . . . .	47
2.1.2 Synchronisation temporelle et estimation du canal sans fil . . . . .	54
2.1.3 Détection multi-couches . . . . .	54
2.2 Prototypage rapide . . . . .	58
2.2.1 Plantes-formes matérielles . . . . .	59
2.2.2 Flot de développement . . . . .	60
2.3 Synthèse . . . . .	62
<b>3 Architectures matérielles pour des systèmes MIMO-WCDMA</b>	<b>63</b>
3.1 Technologie W-CDMA . . . . .	63
3.1.1 Contexte . . . . .	64
3.1.2 Présentation de la technologie W-CDMA . . . . .	64
3.1.3 Mode WCDMA/FDD de la norme UMTS . . . . .	67
3.2 Lien point à point W-CDMA . . . . .	70
3.2.1 Description du modèle . . . . .	70



3.2.2	Architectures matérielles . . . . .	84
3.2.3	Synthèse . . . . .	114
3.3	Architectures matérielles pour des systèmes CDMA multi-antennes . . . . .	116
3.3.1	Modèle analytique pour le système HSUPA . . . . .	118
3.3.2	Complexité de calcul . . . . .	119
3.3.3	Système DIDO-WCDMA . . . . .	121
3.4	Simulations en environnement réel . . . . .	130
3.4.1	Description de la plate-forme de prototypage Lyrtech . . . . .	130
3.4.2	Simulations . . . . .	133
3.5	Conclusion . . . . .	135
<b>4</b>	<b>Vers la définition d'architectures évoluées pour les systèmes multi-antennes</b>	<b>137</b>
4.1	Réseau d'unités de multiplication par un code (UMC) programmable . . . . .	138
4.1.1	Problématique . . . . .	138
4.1.2	Description matérielle . . . . .	139
4.1.3	Exemple d'application sur un système HSUPA avec $n_T = n_R = 4$ . . . . .	141
4.2	Allocation adaptative de la précision de calcul . . . . .	143
4.2.1	Motivations . . . . .	143
4.2.2	Principe . . . . .	143
4.2.3	Dimensionnement des unités de traitement . . . . .	145
4.2.4	Exemple d'application : HSUPA intégrant deux antennes réceptrices . . . . .	146
4.3	Vers les architectures adaptatives . . . . .	148
4.3.1	Problématique . . . . .	148
4.3.2	Description . . . . .	148
4.3.3	Conclusion . . . . .	151
4.4	Synthèse . . . . .	152
	<b>Conclusions et perspectives</b>	<b>153</b>
	Conclusions . . . . .	153
	Perspectives . . . . .	154
<b>A</b>	<b>Algorithme V-BLAST</b>	<b>155</b>
<b>B</b>	<b>Diversité de transmission dans un contexte CDMA, en boucle ouverte et boucle fermée</b>	<b>157</b>
B.1	Diversité de transmission en boucle ouverte . . . . .	157
B.2	Diversité de transmission en boucle fermée . . . . .	158
<b>C</b>	<b>Codage spatio-temporel en treillis</b>	<b>159</b>
C.1	Encodeur CSTT . . . . .	159
C.2	Exemple à deux branches émettrices . . . . .	160
C.3	Décodeur . . . . .	161
C.4	Critères de construction des codes . . . . .	161



# Introduction

Dans le cadre des communications sans fil, la demande en termes de débit et de qualité de service ne cesse de croître depuis une dizaine d'années. Le besoin d'instantanéité et d'interaction dans les échanges, l'intégration de services multimédia (voix, données et vidéo) de débit variable et de haute qualité exigent des systèmes de communication de plus en plus performants, pour lesquels la capacité des réseaux sans fil doit être augmentée de manière significative pour répondre à ces attentes.

D'autre part, le nombre d'utilisateurs ou plus généralement de terminaux sans fil est constamment élargi, impliquant irrémédiablement la coexistence de ceux-ci dans un même environnement. La multitude des standards et protocoles de communications font du spectre radio une ressource fortement congestionnée où le nombre d'interférences augmente considérablement.

Les techniques actuelles associées à des modulations et des codages adaptés mettant en œuvre un lien point à point permettent d'approcher la limite théorique de Shannon [99]. Cependant, l'efficacité spectrale acquise de par ces systèmes ne satisfait pas aux contraintes de performances présentes et futures.

Depuis quelques années, une nouvelle approche améliore considérablement la capacité théorique pour des canaux riches en diffuseurs, e.g. ceux des réseaux locaux sans fil (WLAN<sup>1</sup>) et des communications mobiles urbaines sans fil. Cette technique novatrice se base sur une architecture constituée de plusieurs antennes à l'émission et à la réception [29, 103]. Ces architectures dites MIMO<sup>2</sup> permettent d'atteindre une capacité théorique dépassant la limite de Shannon pour un lien point à point et remarquable suivant la configuration des réseaux d'antennes. Dans le même temps, elles constituent également un moyen efficace pour combattre les évanouissements du signal, en exploitant la diversité des trajets, améliorant en conséquence la qualité de service.

L'intégration de plusieurs antennes introduit une nouvelle dimension, la dimension spatiale qui, combinée avec la dimension temporelle classique, définissent un domaine en pleine effervescence et prometteur, le domaine du traitement spatio-temporel.

L'apport pour les communications numériques sans fil des systèmes MIMO est conséquent en termes de débit et ceci sans accroissement de la largeur de bande. L'introduction de cette technique novatrice pour les futures communications sans fil (T4G<sup>3</sup>) permet d'envisager des débits dépassant les 500 Mbps pour les réseaux mobiles et le Gbps pour des réseaux fixes [59]. Cependant, la complexité des algorithmes associés à cette technique peut dépasser le seuil des 100 Gops<sup>4</sup> suivant la configuration du réseau et la stratégie de décodage appliquée [106].

## Problématique

Si les traitements multi-antennes sont à présent clairement définis, les ressources matérielles devant supporter ces nouvelles applications sont autrement complexes et constituent un challenge

---

1. Wireless Local Area Network.  
2. Multiple Input Multiple Output.  
3. Télécommunications de quatrième Génération.  
4. Giga Opérations par Seconde.

quant à la conception de circuits intégrés performants. Ce travail est concentré sur cette problématique pour une partie des traitements à réaliser en bande de base dans un contexte CDMA<sup>5</sup> large bande (canal sélectif en fréquences, trajets multiples).

La réalisation matérielle nécessite la multiplication des antennes et donc des chaînes d'amplification radio-fréquences (RF) qui constituent des parties critiques en vue de leur intégration dans des systèmes embarqués mobiles ou fixes. A cela s'ajoute l'accroissement de la complexité du système en bande de base, dû à l'implantation des traitements spatio-temporels exigeant une puissance de calcul considérable. Ces traitements nécessitent des processeurs numériques capables d'effectuer plusieurs dizaines de Gops<sup>6</sup> tout en ayant une consommation d'énergie réduite (quelques centaines de mW), et ce pour une surface silicium occupée minimale.

La diversité des traitements à intégrer implique des architectures flexibles dont les ressources sollicitées à un instant donné pour un traitement donné sont juste suffisantes. La conception de tels circuits constitue donc un challenge pour l'intégration de systèmes complexes au sein des systèmes embarqués à faible coût et faible consommation.

## Contributions

Ce travail est concentré essentiellement sur l'**exploration architecturale** de processeurs dédiés aux systèmes **mono** et **multi-antennes** intégrant la technologie **WCDMA**.




FIGURE 1 – Méthode d'exploration.

La méthode d'exploration appliquée pour étudier et développer ces systèmes est représentée par la figure 1. Cette méthode est divisée en deux grandes parties qui sont la méthode de conception et la méthode d'évaluation. Suivant l'application à implanter, la méthode de conception consiste à définir le système (avec l'outil Matlab) et à concevoir une architecture matérielle

5. Code Division Multiple Access.

6. Comme il sera vu dans le premier chapitre, cette puissance de calcul varie suivant plusieurs paramètres tels que le nombre d'antennes positionnées de part et d'autre du lien, le traitement spatio-temporel intégré ou encore le débit de données ciblé.

adaptée aux systèmes développés. Suivant différents paramètres (e.g. hypothèses sur le canal sans fil, la taille des données aux entrées du système), les prototypes logiciels et les architectures matérielles sont étudiés, les résultats analysés (TEB vs RSIB, chemin critique, surface silicium, ...) et les modèles raffinés. Suite à cette étape de conception, les architectures développées sont évaluées en les intégrant au sein de cartes électroniques (à base de FPGA). Les simulations peuvent être effectuées en temps et environnement réels, via les stations de base Lyrtech ; ou par acquisition de signaux réels appliqués ensuite aux modèles développés.

Ainsi, cette méthode d'exploration a permis le développement d'architectures génériques et modulaires pour différents modules essentiels à la mise en œuvre de systèmes WCDMA mono et multi-antennes, soit une adéquation entre l'algorithme et le modèle architectural.

Dans un premier temps, une architecture matérielle pour un système mono-antenne WCDMA a été développée et validée. Elle intègre les principaux modules du traitement en bande de base qui sont les filtres de racine de cosinus surélevé (**RCS**), la détection des multiples trajets (Module de Recherche des Multiples Trajets : **RMT**) et l'étape de génération des signaux suite au désétalement (**Rake Multi-fonctions**). Ces différents modules constituent des parties critiques en vue de leur intégration au sein de systèmes embarqués SISO<sup>7</sup> et MIMO. En effet, les traitements sont effectués à la fréquence d'arrivée des échantillons tandis que le décodeur est cadencé à la fréquence symbole (contraintes de temps relaxées). L'implantation de ces modules nécessite donc une étude précise. A ce jour, de nombreuses architectures ont été développées pour implanter séparément ces différentes fonctions. Dans ce travail, nous proposons une exploration architecturale de l'ensemble du système suivant les caractéristiques intrinsèques aux fonctions, les hypothèses sur le canal sans fil et la technologie ciblée (ASIC, FPGA). De cette étude découle une architecture matérielle performante et flexible servant de base au prototype MIMO-WCDMA développé.

L'architecture matérielle des filtres RCS est adaptée aux propriétés du filtre et à la fréquence d'horloge spécifiée. Module essentiel pour le récepteur WCDMA, la recherche des multiples trajets (RMT) s'appuie sur un algorithme à structure directe intégrant l'opérateur Teager-Kaiser [44, 71]. Celui-ci constitue un bon compromis performance/complexité pour différents contextes de transmission. Deux architectures matérielles s'appuyant sur une unité spécifique effectuant la multiplication d'un échantillon par un code ont été développées suivant les hypothèses sur le canal sans fil et la connaissance a priori sur le début d'une communication. Concernant le module procédant au désétalement des multiples canaux d'information, celui-ci n'est pas réduit à cette seule tâche et effectue également une synchronisation fine (à la précision d'un échantillon) et l'estimation du coefficient du canal sans fil pour chaque trajet. Une architecture matérielle faible coût est également proposée au vu des fonctions implantées.

Pour illustrer les performances du système SISO-WCDMA développé sous forme d'IPs<sup>8</sup>, la méthode de combinaison à gain maximal est appliquée. D'autre part, l'ensemble du système a été intégré et validé, en temps et en environnement réels, au sein de la plate-forme de prototypage rapide Lyrtech. Le prototype intègre des générateurs d'adresses et une unité de contrôle générale décomposée en plusieurs sous-unités pour permettre l'évolution du circuit. Des résultats portant sur le RMT sont fournis pour illustrer la méthodologie.

Le système mono-antenne est ensuite généralisé à un nombre quelconque d'antennes. Ce système de multiplexage spatial et de décodage MIMO basé sur un rake spatio-temporel relativement simple (combinaison à gain maximal) a été défini initialement au commencement de cette thèse. Il s'est avéré par la suite que ce système correspond à la technologie HSUPA<sup>9</sup> [27]. Cette technique facilite le processus de détection en utilisant les codes utilisés à l'émission pour extraire les différents signaux transmis. Les performances de ce système sont illustrées pour le cas  $n_T = n_R = 2$  (système DIDO-WCDMA). L'architecture matérielle développée s'appuie essentiellement sur les modules de base composant le système SISO-WCDMA. Une étude précise est proposée pour le module RMT spatio-temporel pour lequel plusieurs optimisations sont proposées suivant les

7. Single Input Single Output ou mono-antenne.

8. Intellectual Properties.

9. High Speed Uplink Packet Access.

hypothèses sur le canal sans fil MIMO.

Plus généralement, les prototypes matériels développés pour des systèmes mono et multi-antennes WCDMA sont caractérisés par leur flexibilité suivant le nombre de voies entrantes, le format d'entrée des échantillons, les caractéristiques du canal sans fil et la technologie ciblée (ASIC et FPGA). Pour ce dernier point, la fréquence d'horloge spécifiée influe fortement sur les ressources matérielles. De plus, seules des mémoires RAM simple port (SRAM) synchrone sont intégrées en raison de leur faible complexité, comparée à celle des mémoires multi-ports.

Ainsi, les modules développés constituent des éléments essentiels pour la conception de systèmes de communication incluant la technologie CDMA (e.g. les systèmes HSDPA<sup>10</sup>, HSUPA, MC-CDMA<sup>11</sup>).

D'autre part, les prototypes matériels développés peuvent être interfacés avec un algorithme de détection quelconque, suite au désétalement des multiples signaux reçus. Ces algorithmes de détection sont présentés dans le premier chapitre. L'étude détaillée de la complexité des principaux décodeurs MIMO montre que les algorithmes adaptatifs constituent une solution intéressante en termes de complexité et de performances.

## Plan de thèse

Ce travail porte sur les traitements numériques en bande de base. Les chaînes radio fréquences et la couche réseau ne sont pas traitées. De plus, le système est supposé non codé (pas de codage de canal) et sans connaissance sur l'état du canal au transmetteur, même si ces aspects sont cités dans le premier chapitre.




FIGURE 2 – Synopsis du plan.

La figure 2 illustre le plan de la thèse et les liens entre les quatre chapitres. Le contexte de travail étant les communications sans fil et les traitements multi-antennes, ces domaines sont introduits dans un premier chapitre. Le second chapitre présente une synthèse exhaustive de plusieurs développements matériels effectués jusqu'à maintenant pour illustrer différentes approches quant à la réalisation des principales fonctions constituant un terminal sans fil. Plusieurs implantations matérielles sont présentées pour différents algorithmes de détection détaillés dans le premier chapitre. Il introduit également le principe de prototypage rapide.

Les chapitres 1 et 2 peuvent être considérés comme une seule partie, débutant par une description des techniques multi-antennes (premier chapitre) et finissant par une revue de littérature de quelques méthodes d'implantation matérielle de ces systèmes (second chapitre).

10. High Speed Downlink Packet Access.

11. Multi-Carrier CDMA.

Le troisième chapitre présente nos travaux sur l'exploration architecturale et détaille les développements VLSI<sup>12</sup> réalisés pour la technologie WCDMA étendue aux systèmes multi-antennes. Pour chaque architecture développée, des résultats d'implantation sont fournis pour l'intégration au sein d'un FPGA ou la réalisation d'un ASIC (technologie CMOS 130 nm). Ce chapitre illustre la complexité des traitements à intégrer au sein de systèmes embarqués, impliquant une consommation d'énergie conséquente, limitant la durée de vie de la batterie et donc le temps de fonctionnement des terminaux mobiles multimedia devant supporter des services pour les T4G, ou plus généralement des systèmes embarqués intégrant des traitements multi-voies.

En ce sens, le quatrième chapitre constitue un travail prospectif. Il inclut, entre autres, une solution pour contrer cette problématique en ajoutant à l'architecture présentée dans la troisième partie la capacité de s'auto-adapter au niveau circuit. Elle consiste à désactiver un sous-ensemble des ressources disponibles et en cours d'utilisation. L'objectif est de réduire la consommation d'énergie suivant des critères de décision définis en fonction de la qualité de service désirée et de la durée de vie restante de la batterie à un instant donné. Cette partie introduit essentiellement la notion d'architecture adaptative.

---

12. Very Large Scale Integration.





# Chapitre 1

## Techniques multi-antennes

Ce chapitre introduit les systèmes multi-antennes. La première section présente de manière générale les systèmes MIMO, ainsi que différents aspects fondamentaux (principe de diversité, codage spatio-temporel, etc.).

La seconde section développe le codage spatio-temporel en bloc qui représente l'un des codages les plus simples à mettre en œuvre, offrant un gain en diversité avantageux.

La troisième section décrit le codage spatio-temporel par couches et les algorithmes de détection associés, ainsi qu'une étude détaillée de la complexité.

Le cas des systèmes à large bande est exposé dans une quatrième section où les techniques de transmission multi-porteuses et d'accès multiple par codes sont présentées.

Une synthèse sur ces techniques de traitement multi-antennes termine ce premier chapitre.

### 1.1 Introduction aux systèmes MIMO

De manière générale, cette section présente les systèmes multi-antennes ou MIMO (Multiple Input Multiple Output) et présente les limites théoriques de la capacité pour ceux-ci. Elles sont basées sur les travaux de Telatar [103] et Foschini [29].

Sous conditions idéales, l'efficacité spectrale augmente approximativement linéairement avec le nombre d'antennes positionnées à chaque extrémité du lien sans fil. L'analyse est réalisée pour des communications à bande étroite. Le cas des systèmes à large bande est discuté dans la dernière section de ce chapitre.

Concernant les scénarios de propagation, les évanouissements de Rayleigh constituent une approche réaliste et un modèle satisfaisant dans un environnement riche en diffuseurs. Les évanouissements sont considérés indépendants sous condition que les antennes soient espacées d'une distance minimale [35] (e.g.  $\frac{\lambda}{2}$  pour un terminal mobile, avec  $\lambda$  la longueur de l'onde transmise).

#### 1.1.1 Modélisation générale

Un système MIMO est constitué d'un réseau de  $n_T$  antennes émettrices et  $n_R$  antennes réceptrices. Le système est illustré par la figure 1.1. Le canal sans fil MIMO  $\mathbf{H}$  (matrice de dimensions  $n_R \times n_T$ ) ainsi créé est composé de  $n_R \times n_T$  sous-canaux supposés dans un premier temps non-sélectifs en fréquence. Chaque sous-canal est symbolisé par un coefficient d'évanouissement complexe  $h_{ij}$ , fonction de transfert entre la  $j^{\text{ième}}$  antenne émettrice et la  $i^{\text{ième}}$  antenne réceptrice. Les signaux transmis sont représentés par le vecteur  $\mathbf{x}$  ( $n_T \times 1$ ), où le  $i^{\text{ième}}$  élément  $x_i$  constitue le signal transmis par la  $i^{\text{ième}}$  antenne. Le vecteur reçu  $\mathbf{y}$  ( $n_R \times 1$ ) peut s'écrire :

$$\mathbf{y} = \mathbf{H}\mathbf{x} + \mathbf{b}, \quad (1.1)$$

avec  $\mathbf{b} = [b_1 \dots b_{n_R}]^T$ , le vecteur de bruit en réception.




FIGURE 1.1 – Schéma général d'un système de transmission sans fil multi-antennes.

Si le canal MIMO est supposé gaussien, la distribution optimale des signaux transmis est également gaussienne. Les éléments du vecteur  $\mathbf{x}$  constituent des variables gaussiennes indépendantes de moyenne nulle et identiquement distribuées (i.i.d.). Il en est de même pour les éléments du vecteur  $\mathbf{b}$  [105].

La matrice  $\mathbf{H}$  aléatoire est estimée au récepteur, à l'aide d'une séquence de symboles d'apprentissage ou par détection aveugle. Les éléments de la matrice  $\mathbf{H}$  peuvent suivre différentes lois de probabilité (Rayleigh, Rice, Nakagami, etc.).

Après avoir défini de manière générale un système MIMO, nous nous intéressons à sa capacité exprimée en bits par seconde par hertz (b/s/Hz), mesure essentielle pour évaluer et étudier les performances d'un système sans fil.

### 1.1.2 Capacité

La capacité est définie comme étant le débit maximum possible tel que la probabilité d'erreur soit arbitrairement faible [89, 99]. Nous assumons que le canal  $\mathbf{H}$  n'est pas connu au transmetteur, mais parfaitement connu au récepteur. L'expression de la capacité théorique est dérivée de la décomposition en valeurs singulières (DVS) de la matrice de canal  $\mathbf{H}$  :

$$\mathbf{H} = \mathbf{U}\mathbf{D}\mathbf{V}^H, \quad (1.2)$$

avec  $\mathbf{D}$ , une matrice  $(n_R \times n_T)$  diagonale de valeurs positives,  $\mathbf{U}$  et  $\mathbf{V}$  des matrices unitaires de taille respective  $n_R \times n_R$  et  $n_T \times n_T$ . Les entrées sur la diagonale de la matrice  $\mathbf{D}$  représentent les racines carrées des valeurs propres positives de la matrice  $\mathbf{H}\mathbf{H}^H$ . Le nombre de valeurs propres définit le rang de  $\mathbf{H}$ , dénoté  $r$ , qui vaut au maximum  $m = \min(n_R, n_T)$ .

En substituant l'expression (1.2) dans l'équation (1.1) et en effectuant plusieurs transformations, nous aboutissons au fait que le canal MIMO peut être considéré comme un ensemble de  $r$  sous-canaux parallèles distincts. Chaque valeur singulière est associée à un sous-canal, correspondant au gain en amplitude du sous-canal. La capacité du canal MIMO correspond donc à la somme des capacités des sous-canaux. En somme, les systèmes MIMO augmentent *en apparence* la capacité, dont l'expression est donnée par :

$$C = B \log_2 \left[ \det \left( \mathbf{I}_m + \frac{P}{n_T \sigma^2} \mathbf{Q} \right) \right], \quad (1.3)$$

avec  $P$ , la puissance transmise,  $\sigma^2$ , la puissance du bruit pour chaque antenne réceptrice<sup>1</sup>,  $B$  la bande de fréquence,  $\mathbf{I}_m$  la matrice identité de taille  $r$  et  $\mathbf{Q}$ , la matrice de Wishart définie comme suit :

1. Cette puissance est supposée identique pour toutes les antennes.

$$Q = \begin{cases} \mathbf{H}\mathbf{H}^H, & n_R < n_T, \\ \mathbf{H}^H\mathbf{H}, & n_R \geq n_T. \end{cases} \quad (1.4)$$

Si les coefficients du canal  $\mathbf{H}$  constituent des variables aléatoires,  $C$  représente la capacité instantanée. La capacité moyenne du canal peut être calculée en moyennant toutes les réalisations du canal. La capacité croît linéairement suivant  $r$  sous certaines conditions de propagation. Si les caractéristiques du canal sont connues à l'émission, la capacité  $C$  peut être augmentée en adaptant la puissance de transmission allouée aux différentes antennes émettrices suivant la règle du *water-filling* [103]. Si le symbole transmis par la  $i^{\text{ème}}$  antenne est affaibli par le canal de propagation, alors il lui sera alloué plus de puissance, et inversement dans le cas contraire.

Les performances des systèmes multi-antennes sont fortement conditionnées par les conditions de transmission dans le canal sans fil, lesquelles sont discutées brièvement dans la partie suivante.

### 1.1.3 Caractéristiques des canaux sans fil

Dans le cadre des communications sans fil cellulaires, les objets environnants tels que les habitations ou les arbres constituent des obstacles pour les ondes radios. Le signal transmis subit donc de multiples réflexions et les ondes réfléchies (ondes multi-parcours) dont la phase et l'amplitude sont atténuées, arrivent à l'antenne réceptrice sous des angles d'arrivée différents et à des instants distincts. La combinaison de ces multiples trajets peut être constructive ou destructive, suivant la phase aléatoire. La fluctuation en amplitude du signal reçu correspond à l'évanouissement du signal.

Suivant la fréquence de changement du canal, trois scénarios peuvent être énumérés :

- évanouissements rapides (*fast fading*) : les propriétés du canal sont inchangées durant une période symbole  $T_s$  ;
- évanouissements par bloc (*block fading*) : les propriétés du canal sont inchangées durant un bloc de symboles  $n \times T_s$  ( $n$  entier positif) ;
- évanouissements lents (*slow or quasi-static fading*) : les propriétés du canal sont inchangées durant le temps de transmission ou de communication.




FIGURE 1.2 – Caractérisation du canal sans fil en fonction de la période d'un symbole et de la largeur de bande du signal transmis, respectivement  $T_s$  et  $B_s$ .

#### Modèles de canaux

Dans un système à bande étroite, la bande passante du signal transmis  $B_s$  est plus petite que la bande de cohérence du canal  $B_c$  ( $B_c = \frac{1}{T_m}$  avec  $T_m$ , la différence temporelle entre le plus

grand et le plus court des retards caractérisant les trajets multiples). Les composantes spectrales du signal émis subissent des atténuations semblables. Ce type d'évanouissement est nommé *non-sélectif en fréquences* ou *plat en fréquences*. Dans le cas contraire où la bande passante du signal transmis est plus grande que la bande de cohérence du canal, les composantes spectrales subissent des évanouissements indépendants. Le canal se définit comme étant sélectif en fréquence (cas des systèmes à large bande). La figure 1.2 résume les cas de figure. Les lois de *Rayleigh* et de *Rice* constituent des modèles souvent employés pour décrire les variations du canal [89].

Un modèle de Rice est caractérisé par un environnement de propagation en ligne de vue avec dispersion. Le facteur de Rice,  $K$ , est défini par le rapport entre la puissance contenue dans le trajet direct et la puissance contenue par l'ensemble des ondes réfléchies. La matrice de canal MIMO peut être décomposée en deux matrices (transmission en bande étroite) :

$$\mathbf{H} = \mathbf{H}_{LDV} + \mathbf{H}_{DIFF}, \quad (1.5)$$

où  $\mathbf{H}_{LDV}$  modélise la ligne de vue et  $\mathbf{H}_{DIFF}$ , la composante diffuse et réfléchiée. Lorsque le facteur  $K$  est nul, il n'y a pas de ligne de vue. Cela correspond à un environnement de type Rayleigh. Les entrées de la matrice  $\mathbf{H}_{DIFF}$  sont modélisées par des variables aléatoires gaussiennes. D'autres lois peuvent être appliquées pour caractériser le comportement du canal MIMO.

**Effet Doppler.** En raison du mouvement relatif entre l'émetteur et le récepteur, chaque trajet de l'onde émise subit un décalage en fréquence, dénommé *effet Doppler*. Ce phénomène étale la bande passante des ondes réfléchies dans le domaine de fréquences  $f_c \pm f_{d_{max}}$ , où  $f_c$  constitue la fréquence de l'onde et  $f_{d_{max}}$  le décalage fréquentiel maximum donné par :

$$f_{d_{max}} = \frac{vf_c}{c}, \quad (1.6)$$

avec  $v$ , la vitesse de la station mobile et  $c$ , la vitesse de la lumière. En raison du caractère aléatoire des environnements de propagation dans les systèmes cellulaires, une approche statistique est appliquée pour décrire les variations du signal.

## Canaux MIMO

En environnement réel, le gain en capacité introduit par les canaux MIMO peut être réduit de manière considérable, par de mauvaises conditions de propagation ou par une configuration inadéquate des réseaux d'antennes. Si les signaux reçus sont corrélés entre eux, l'efficacité spectrale prédite en théorie est diminuée [105]. La corrélation entre les antennes peut être réduite par une séparation spatiale suffisante des éléments constituant les réseaux d'antennes [35]. Cependant, cette précaution ne garantit pas nécessairement l'efficacité spectrale attendue. Par exemple, le phénomène *trou de serrure*<sup>2</sup> [105] peut entraîner une dégradation considérable de la capacité du canal MIMO. En milieu externe, ce phénomène survient en raison de la présence de tunnels par exemple ; en milieu interne par l'existence de couloirs. Le phénomène *trou de serrure* réduit le rang de la matrice à l'unité et par conséquent la capacité des canaux MIMO.

La modélisation de la corrélation entre antennes dans un milieu de propagation peut se complexifier [23]. La corrélation entre les antennes émettrices et réceptrices, ainsi que la présence d'éléments dispersifs dans le canal de propagation peuvent avoir un impact néfaste sur les performances des systèmes MIMO. Si les sous-canaux constituant le canal MIMO sont corrélés entre eux, le rang de la matrice de canal est diminué et l'efficacité spectrale réduite. Le canal de transmission subit des évanouissements aléatoires propres à un environnement physique. Les pertes dues à la propagation, les évanouissements multi-parcours, l'étalement Doppler et le profil de délai constituent autant de paramètres entrant dans la modélisation du canal. La dimension *spatiale* contribue à complexifier le processus de modélisation. Pour les systèmes multi-antennes, il est nécessaire de prendre en compte d'autres paramètres tels que :

- le temps,

---

2. *Keyhole effect*, en anglais.

- la fréquence,
- le mouvement du récepteur,
- le mouvement de l'émetteur,
- le nombre d'antennes émettrices,
- le nombre d'antennes réceptrices,
- la position des antennes émettrices,
- la position des antennes réceptrices.

Ces dépendances complexifient le processus de modélisation du canal  $\mathbf{H}$  et par conséquent précisent la valeur de la capacité définie par l'équation (1.3), sous certaines conditions de propagation. La modélisation des canaux MIMO constitue en soi un axe de recherche. La modélisation suivant une loi de Rayleigh ou de Rice suffit en général. Néanmoins, ces dépendances offrent également de nouvelles perspectives pour augmenter la capacité du canal.

#### 1.1.4 Diversité et codage

Dans la partie 1.1.2, il a été montré que la capacité des systèmes sans fil peut être augmentée considérablement en positionnant plusieurs antennes aux deux extrémités du lien sans fil. Pour approcher cette capacité, le *codage spatio-temporel* (CST) a été fondé spécifiquement pour les systèmes multi-antennes [102]. Afin d'introduire une corrélation entre les signaux transmis par le réseau d'antennes, un codage conjoint dans l'espace et dans le temps est appliqué. Cette corrélation est exploitée en réception afin de tirer partie du canal MIMO (subissant des évanouissements indépendants) et donc de minimiser les erreurs de transmission. Le CST amène un gain en diversité et en puissance pour des systèmes non-codés (sans code correcteur d'erreur) et ce, sans étendre la bande passante.

Il existe plusieurs structures de codage telles que le codage spatio-temporel en bloc (CSTB), le codage en bloc différentiel, le codage spatio-temporel en treillis (CSTT) ou encore le codage spatio-temporel par couche (CSTC). Les techniques de CSTB et de CSTC sont décrites dans les sections suivantes.

Les techniques de diversité sont largement adoptées pour réduire l'impact des évanouissements dus aux multiples parcours. Elles permettent d'accroître le rapport signal à bruit (RSB) et améliorent en conséquence le lien sans fil sans avoir à augmenter la puissance de transmission ou la bande passante. Elles s'appuient sur le fait essentiel qu'il est peu probable que deux canaux indépendants s'évanouissent simultanément.

Ainsi le récepteur dispose de plusieurs répliques indépendantes du signal transmis, chacune ayant subi des évanouissements indépendants. Plusieurs techniques de diversité sont utilisées et énumérées dans le paragraphe suivant.

#### Techniques de diversité

**Diversité temporelle.** Elle consiste à transmettre le même signal à des instants différents. La séparation temporelle est au minimum le temps de cohérence du canal. Le codage convolutif associé à un entrelaceur engendre cette diversité (redondance de l'information). Cependant, ce traitement implique une perte sur l'efficacité spectrale en raison de la répétition du message à transmettre.

**Diversité fréquentielle.** Dans ce cas, plusieurs fréquences sont utilisées pour transmettre le même signal. Les fréquences doivent être suffisamment espacées pour garantir des évanouissements indépendants. La séparation en fréquences est de l'ordre de plusieurs fois la bande de cohérence du canal. La redondance de l'information induit également une perte sur l'efficacité spectrale.

**Diversité spatiale.** Elle est appliquée en disposant plusieurs antennes à l'émission ou/et en réception. Les antennes doivent être suffisamment séparées (distance de cohérence) pour que les signaux soient non-corrélés. Cette distance de cohérence est déterminée en fonction des dimensions des antennes, de l'environnement de propagation et de la fréquence d'onde. Cette technique, plus coûteuse en matériel, n'occasionne aucune perte sur l'efficacité spectrale, comme souligné pour les deux cas précédents.

Les diversités de polarisation et d'angle sont deux exemples de diversité spatiale. Pour la diversité de polarisation, le même signal est émis et reçu sur des ondes polarisées orthogonalement. Dans la diversité d'angle, plusieurs antennes au récepteur sont orientées dans des directions différentes afin de recevoir des répliques non-corrélées du signal émis. Suivant la disposition des antennes à l'émission ou en réception, la diversité spatiale peut être classée respectivement en deux catégories : diversité de transmission et diversité de réception.

Après avoir énuméré les techniques de diversité suivant le domaine dans lequel la diversité est introduite, le paragraphe suivant présente les méthodes de combinaison des répliques au récepteur.

### Méthodes de combinaison des répliques

Afin d'exploiter les différentes répliques du signal émis et accroître le RSB du signal désiré, plusieurs techniques de combinaison sont réalisables, choisies suivant la complexité matérielle et l'état de connaissance du canal.

**Combinaison par recherche.** Pour un récepteur composé de  $n_R$  antennes, le traitement consiste à sélectionner, parmi les  $n_R$  signaux reçus, le signal dont le RSB est supérieur à un certain seuil. Cette méthode ne garantit pas continuellement la sélection d'un signal en sortie.

**Combinaison par sélection.** Dans la même configuration que précédemment, ce procédé sélectionne le signal dont le RSB est le plus important. Le RSB étant difficile à estimer, le critère de sélection est en pratique la puissance du signal. Pour cette combinaison et la précédente, la sortie équivaut seulement à un des  $n_R$  signaux.

**Combinaison à gain égal.** Ce traitement effectue une combinaison linéaire des  $n_R$  signaux qui consiste d'abord à pondérer chaque signal par un facteur corrigeant uniquement la phase du signal reçu puis à additionner les  $n_R$  signaux corrigés. L'amplitude n'est pas estimée.

**Combinaison à gain maximal.** Ce procédé est semblable au précédent à la différence près que les facteurs de pondération sont déterminés en tenant compte en plus de la phase, de l'amplitude des signaux reçus. Plus le nombre d'antennes réceptrices est important, plus le RSB du signal détecté est fort. Cette pondération est optimale vis-à-vis du bruit additif pour un seul usager mais inefficace en présence d'interférence.

### Diversité de transmission

Dans les systèmes mobiles, plusieurs antennes de réception sont utilisées pour combattre l'interférence co-canal et minimiser l'impact des évanouissements. C'est le cas des systèmes GSM et IS-136. Sur la voie montante (du mobile à la station de base), la diversité de réception compense la faible puissance de transmission des stations mobiles.

La diversité de réception est encore peu appliquée aux mobiles car d'une part, il est difficile d'intégrer plus de deux antennes en raison d'un espace d'intégration limité. D'autre part, un réseau d'antennes au récepteur implique une complexité matérielle importante et donc une consommation d'énergie plus élevée puisque la structure du récepteur est plus complexe que celle du transmetteur.

La diversité de transmission constitue une technique délicate à mettre en œuvre puisqu'elle est plus difficile à exploiter. En effet, les signaux transmis sont mélangés dans l'espace et il est donc nécessaire d'appliquer un traitement spécifique au transmetteur et au récepteur pour dissocier les

signaux reçus et exploiter la diversité. De plus, le transmetteur ne possède aucune information sur le canal, à moins que celle-ci soit envoyée du récepteur au transmetteur.

La diversité de transmission peut accroître la capacité du canal. Les techniques associées se divisent en deux classes se distinguant par le fait que le transmetteur dispose ou non de l'information sur les caractéristiques du canal sans fil. Dans le premier cas, les signaux à transmettre sont pondérés par des poids qui sont déterminés de telle façon que la puissance du signal reçu ou la capacité du canal soit maximale. Cependant, si les informations sur l'estimation du canal envoyées au transmetteur sont erronées ou mal interprétées, et suivant les variations des caractéristiques du canal, les performances du système peuvent se dégrader rapidement. A cela s'ajoute une diminution de la capacité utile du canal à cause du lien de retour.

Pour des schémas de diversité de transmission sans retour d'informations sur le canal, les signaux à transmettre subissent un traitement spécifique avant d'être envoyés via le réseau d'antennes. Ce traitement au transmetteur est effectué de telle façon que le récepteur puisse exploiter la diversité de transmission. Un exemple d'un tel système est la diversité de transmission par retard. Pour améliorer les performances de ces systèmes, un codage correcteur d'erreur peut être ajouté offrant ainsi un gain de codage en plus du gain en diversité. Mais un tel système implique une diminution de la capacité du canal, justifiée par la redondance d'information introduite par le code correcteur d'erreur.

Pour répondre à cette contrainte, un traitement alternatif consiste à regrouper conjointement le codage de canal, la modulation et la diversité de transmission en un seul module de traitement. Une telle combinaison est désignée *codage spatio-temporel*. Précisément, la redondance d'informations est introduite dans le temps et dans l'espace afin d'établir une corrélation entre les signaux transmis.

Les codes spatio-temporels peuvent autoriser un gain en diversité, de codage et de débit, et ce, sans nécessairement consommer de bande passante additionnelle. Ils s'appliquent également pour un système composé d'un réseau d'antennes en réception afin d'atteindre la capacité des systèmes MIMO.

### 1.1.5 Codage spatio-temporel

Le codage spatio-temporel constitue une technique permettant d'approcher la limite théorique de la capacité des canaux MIMO. Ce codage consiste à introduire une corrélation, dans le temps et dans l'espace, entre les signaux à transmettre. Les fondements du codage spatio-temporel sont présentés dans [102] et [2].

Un système de codage spatio-temporel est composé de  $n_T$  antennes émettrices et  $n_R$  antennes réceptrices.




FIGURE 1.3 – Schéma général d'un système de codage spatio-temporel composé de  $n_T$  antennes émettrices et de  $n_R$  antennes réceptrices.

De manière générale, la figure 1.3 illustre le système de CST. A chaque instant  $t$ , un bloc de  $m$  bits,  $\mathbf{c}_t = (c_t^1, \dots, c_t^m)$  est traité par un encodeur spatio-temporel. Celui-ci transforme ce bloc de  $m$  bits en  $n_T$  symboles modulés,  $\mathbf{x}_t = [x_t^1 \ \dots \ x_t^{n_T}]^T$ , qui sont transmis simultanément. Le vecteur de symboles  $\mathbf{x}_t$  est désigné par l'expression *symbole espace-temps*. L'efficacité spectrale du système est définie par :

$$\eta = \frac{r_b}{B} \text{ bits/sec/Hz}, \quad (1.7)$$

où  $r_b$  représente le débit binaire et  $B$ , la bande passante du canal.

Les multiples antennes disposées de part et d'autre du lien sans fil créent un canal MIMO, symbolisé par la matrice  $\mathbf{H}$  de taille  $n_R \times n_T$ .

Au récepteur, chaque signal reçu par une antenne constitue une superposition linéaire des  $n_T$  signaux transmis, dégradés par les évanouissements du canal et par un bruit. A l'instant  $t$ , le vecteur de signaux reçus est donné par :

$$\mathbf{y}_t = \mathbf{H}_t \mathbf{x}_t + \mathbf{b}_t, \quad (1.8)$$

où  $\mathbf{b}_t$  représente le vecteur colonne de bruit, de taille  $n_T \times 1$ . En supposant que le récepteur connaisse parfaitement les coefficients du canal MIMO, le décodeur peut utiliser l'algorithme optimal qui est celui basé sur le critère du maximum de vraisemblance (MV) pour estimer la séquence de symboles transmise. Le traitement repose sur le calcul des métriques de décision, définies par les distances euclidiennes au carré entre le vecteur des signaux reçus et les vecteurs de symboles transmis possibles :

$$\sum_{j=1}^{n_R} \left| y_t^j - \sum_{i=1}^{n_T} h_{j,i}^t x_t^i \right|^2. \quad (1.9)$$

Le décodeur sélectionne la séquence pour laquelle la métrique de décision est la plus faible.

Les systèmes multi-antennes peuvent être caractérisés selon la qualité de service et le débit de données. A ces critères s'ajoute une propriété majeure des systèmes multi-antennes, en vue d'une implantation matérielle temps réel, qui porte sur la complexité des algorithmes à intégrer. La partie suivante décrit brièvement cet aspect.



### 1.1.6 Complexité algorithmique

Implanter en temps réel les systèmes multi-antennes n'est pas une tâche facile. Tout en considérant les performances, donner une estimation de la complexité de chacun des algorithmes permet de procéder à des choix suivant les contraintes matérielles. Différents schémas de détection (partie la plus critique à réaliser) peuvent être appliqués et pour chacun d'eux, une estimation du coût d'implantation matérielle, pour un même contexte de communication (nombre d'antennes, débit, bande passante, modulation, etc.), constitue une information pertinente.

Les propriétés et les exigences de chaque algorithme peuvent être définies suivant ces critères :

- quel est le débit binaire atteignable ? Ou en d'autres termes la capacité effective du canal (bits/s/Hz) ?
- le traitement est-il stable numériquement ?
- quelles sont les ressources mémoire à intégrer ?
- quelle est la puissance requise (en Mops<sup>3</sup>) ?
- quelle est l'énergie dissipée ?

Le calcul de la complexité est communément exprimé en termes d'opérations et de ressources mémoires requises pour exécuter pleinement l'application. Donner le débit binaire et la fréquence de fonctionnement affine l'estimation de la complexité. Les types d'opération sont :

- addition ou soustraction,
- multiplication,
- division,
- lecture ou écriture en mémoire.

Pour des algorithmes dépendant de un ou plusieurs paramètres dont la valeur de chacun peut être importante, la complexité asymptotique constitue une propriété pertinente sur le coût d'intégration de ceux-ci. Par exemple, si un algorithme  $A_1$  nécessite  $3n^4 + 20n^3$  opérations, la complexité de celui-ci est de l'ordre de  $n^4$  pour  $n$  grand (e.g. 100). Néanmoins, cette approche fausse l'information pour des problèmes dont les paramètres sont de valeur faible. En effet, pour  $n$  petit (e.g. 4), la complexité provient principalement de la quantité  $20n^3$ . Le choix entre plusieurs algorithmes doit s'effectuer suivant les valeurs des paramètres.

Dans [98], une étude détaillée sur la complexité de l'algorithme V-BLAST [38] est donnée pour différentes configurations du réseau d'antennes. Dans [46] (cf. partie 3.4), la complexité de calcul est exposée pour plusieurs algorithmes de détection.

Après avoir introduit les systèmes multi-antennes et différentes notions, plusieurs techniques sont présentées dans les sections suivantes pour mettre en œuvre un lien multi-point. Pour chacune d'elles, une complexité algorithmique exhaustive est fournie.

---

3. Millions d'opérations par seconde.

## 1.2 Codage spatio-temporel en bloc

Cette section introduit les codes espace-temps en bloc basés sur des constructions orthogonales [101]. Dans un premier temps, le codage d'Alamouti [2] est décrit. Cette technique de diversité de transmission impliquant uniquement deux branches émettrices se distingue par sa faible complexité de traitement en réception tout en garantissant un gain en diversité maximum. Ensuite, les codes espace-temps en bloc sont présentés pour un nombre d'antennes arbitraire.

### 1.2.1 Technique d'Alamouti

Ce procédé [2] constitue historiquement le premier codage spatio-temporel en bloc, fournissant un gain en diversité maximum pour des systèmes à deux branches émettrices.

L'encodeur sélectionne, à chaque opération de codage, deux symboles (réels ou complexes),  $x_1$  et  $x_2$ , et les transmet aux antennes selon la matrice suivante :

$$\Phi = \begin{pmatrix} x_1 & -x_2^* \\ x_2 & x_1^* \end{pmatrix}. \quad (1.10)$$

Durant la première période, les deux signaux de la première colonne de la matrice  $\Phi$ ,  $x_1$  et  $x_2$ , sont transmis simultanément par la première antenne et la seconde antenne respectivement. Pendant la seconde période, les signaux de la seconde colonne,  $-x_2^*$  et  $x_1^*$ , sont transmis simultanément via la première et la seconde antenne respectivement. L'encodage s'effectue ainsi dans l'espace et dans le temps. Cette technique repose sur la propriété d'orthogonalité du code espace-temps. Le produit vectoriel des deux lignes de la matrice est nul. Cette même propriété constitue le critère essentiel de construction des codes espace-temps en bloc pour un nombre de branches émettrices quelconque. Il faut ainsi deux périodes pour transmettre un bloc de symboles codés. Nous pouvons définir le taux de codage  $R$  comme étant le rapport entre le nombre de symboles entrants  $k$  à chaque opération d'encodage et le nombre de symboles spatio-temporels sortants  $p$  qui est aussi le nombre de périodes requises pour transmettre le bloc de  $k$  symboles, soit  $R = \frac{k}{p}$ . Pour le schéma d'Alamouti, le taux de codage est unitaire ( $\frac{2}{2} = 1$ ).

En réception, le décodeur est simplifié en exploitant cette propriété d'orthogonalité. Celle-ci permet d'appliquer un traitement linéaire spécifique. Un décodage basé sur le critère du MV est ensuite appliqué. Ce décodage est relativement simple à mettre en œuvre puisqu'exécuté sur chacun des signaux transmis et non pas sur le vecteur de signaux.

La figure 1.4 présente la structure du récepteur constitué d'une seule antenne. Les signaux reçus aux instants  $t$  et  $t + T_s$  ( $T_s$  étant la période symbole),  $y_1$  et  $y_2$  respectivement, sont donnés par :

$$\begin{aligned} y_1 &= h_1 x_1 + h_2 x_2 + b_1, \\ y_2 &= -h_1 x_2^* + h_2 x_1^* + b_2. \end{aligned} \quad (1.11)$$

Les coefficients complexes d'évanouissement,  $h_1$  et  $h_2$ , composant le canal MISO sont supposés indépendants et constants durant deux périodes. Les paramètres  $b_1$  et  $b_2$  constituent des variables complexes indépendantes représentant chacun un BBGA<sup>4</sup>.

Le canal MISO est supposé parfaitement connu au récepteur. Le détecteur applique une combinaison linéaire précise des signaux reçus pour générer les statistiques de décision,  $\tilde{x}_1$  et  $\tilde{x}_2$ , comme suit :

$$\begin{aligned} \tilde{x}_1 &= h_1^* y_1 + h_2 y_2^*, \\ \tilde{x}_2 &= h_2^* y_1 - h_1 y_2^*. \end{aligned} \quad (1.12)$$

---

4. Bruit Blanc Gaussien Additif.




FIGURE 1.4 – Structure du récepteur pour le schéma d’Alamouti composé de deux antennes émettrices et d’une antenne réceptrice.

En substituant les expressions  $y_1$  et  $y_2$  données en (1.11), les statistiques de décision peuvent être réécrites ainsi :

$$\begin{aligned}\tilde{x}_1 &= (|h_1|^2 + |h_2|^2)x_1 + h_1^*b_1 + h_2b_2^*, \\ \tilde{x}_2 &= (|h_1|^2 + |h_2|^2)x_2 - h_1b_2^* + h_2^*b_1.\end{aligned}\tag{1.13}$$

En assumant que les symboles de la constellation soient équiprobables, le décodeur basé sur le critère du MV choisit séparément  $\hat{x}_1$  et  $\hat{x}_2$  tels que la distance euclidienne au carré entre le signal décodé  $\tilde{x}_i$  et le symbole possible  $\hat{x}_j$  soit minimale :

$$\hat{x}_i = \underset{\hat{x}_j}{\operatorname{argmin}} \|\tilde{x}_i - \hat{x}_j\|^2.\tag{1.14}$$

L’algorithme de détection basé sur le critère du MV est donc relativement simple à appliquer.

Avec une antenne réceptrice, le schéma d’Alamouti est moins performant de 3 dB par rapport au système intégrant une combinaison à gain maximal (CGM) composé d’une antenne émettrice et de deux antennes réceptrices. Cela provient du fait qu’une antenne du schéma d’Alamouti émet un signal dont l’énergie correspond à la moitié de celle du signal transmis par la seule antenne du système CGM, pour avoir une puissance totale transmise équivalente pour chacun des deux schémas. Cette différence peut être supprimée si ces énergies sont équivalentes. Néanmoins, l’intérêt majeur du schéma d’Alamouti à une antenne réceptrice porte sur le fait que les deux antennes sont disposées au transmetteur et non pas au récepteur, ce qui réduit la complexité matérielle de l’équipement usager pour une communication de station de base à station mobile par exemple. Ces deux systèmes fournissent le même gain en diversité.

### Extension à un nombre d'antennes réceptrices arbitraire

Le schéma d'Alamouti se limite à deux antennes émettrices mais s'applique pour  $n_R$  (arbitraire) antennes réceptrices, avec un gain en diversité possible de  $2n_R$ . Le traitement au transmetteur reste inchangé. En réception, le traitement est généralisé pour l'ensemble des antennes réceptrices. L'expression des signaux reçus aux instants  $t$  et  $t + T_s$  pour la  $j^{\text{ième}}$  antenne réceptrice,  $y_1^j$  et  $y_2^j$  respectivement, est donnée par :

$$\begin{aligned} y_1^j &= h_{j,1}x_1 + h_{j,2}x_2 + b_1^j, \\ y_2^j &= -h_{j,1}x_2^* + h_{j,2}x_1^* + b_2^j. \end{aligned} \quad (1.15)$$

Nous effectuons ensuite une combinaison linéaire de l'ensemble des signaux reçus par les  $n_R$  antennes pour générer les statistiques de décision,  $\tilde{x}_1$  et  $\tilde{x}_2$ , comme suit :

$$\begin{aligned} \tilde{x}_1 &= \sum_{j=1}^{n_R} h_{j,1}^* y_1^j + h_{j,2} (y_2^j)^*, \\ &= \sum_{i=1}^2 \sum_{j=1}^{n_R} |h_{j,i}|^2 x_i + \sum_{j=1}^{n_R} h_{j,1}^* b_1^j + h_{j,2} (b_2^j)^*, \\ \tilde{x}_2 &= \sum_{j=1}^{n_R} h_{j,2}^* y_1^j - h_{j,1} (y_2^j)^*, \\ &= \sum_{i=1}^2 \sum_{j=1}^{n_R} |h_{j,i}|^2 x_i + \sum_{j=1}^{n_R} h_{j,2}^* b_1^j - h_{j,1} (b_2^j)^*. \end{aligned} \quad (1.16)$$

Les règles de décodage sont équivalentes au cas présenté pour une antenne réceptrice.

### 1.2.2 Cas pour un nombre arbitraire d'antennes émettrices

Dans la partie précédente, nous avons souligné le fait que le schéma d'Alamouti s'appuie sur l'orthogonalité des séquences de symboles transmises.

Ce schéma est généralisé à un nombre d'antennes émettrices quelconque en appliquant la théorie des constructions orthogonales [101] où il est montré que le codage d'Alamouti est un cas unique pour le traitement de signaux complexes. Ces codes généralisés, dénommés CSTB, permettent d'atteindre un gain maximum en diversité, en appliquant toujours en réception un traitement linéaire simple suivi d'un décodage disjoint des signaux transmis basé sur le critère du MV. Cependant, il est montré dans [101] que la construction orthogonale de signaux complexes avec un taux de codage  $R$  plein n'est pas possible pour des systèmes comportant plus de deux antennes. Par exemple, seuls des taux de  $\frac{1}{2}$  et  $\frac{3}{4}$  sont réalisables pour des systèmes à trois et quatre antennes émettrices.

Dès lors, l'objectif est de proposer des codes permettant d'approcher au mieux le taux de codage unitaire.

### Encodage

La structure de l'encodeur (cf. figure 1.5) consiste à sélectionner  $k$  symboles complexes,  $x_1, x_2, \dots, x_k$ , qui sont réordonnés pour générer la matrice de transmission  $\phi_{k,p,n_T}^c$ , dénommée *code spatio-temporel en bloc*, de taille  $n_T \times p$ , avec  $n_T$  le nombre de branches émettrices et  $p$  le nombre de périodes nécessaires pour transmettre un bloc de symboles codés. Les  $n_T$  séquences de symboles espace-temps (lignes de la matrice  $\phi_{k,p,n_T}^c$ ) sont transmises simultanément en  $p$  périodes. Si le taux de codage  $R$  est inférieur à l'unité, une extension de la bande de transmission de  $\frac{1}{R}$  est nécessaire pour compenser cette perte de performances. Si  $R = 1$ , cette extension n'est pas nécessaire.




FIGURE 1.5 – Synopsis d'un système de codage spatio-temporel par bloc  $(n_T, n_R)$ , prenant en entrée une séquence de  $k$  symboles encodée sur  $p$  périodes par la matrice  $\phi_{k,p,n_T}^c$  dont les éléments de chaque colonne sont transmis en parallèle et simultanément via les  $n_T$  antennes.

Les entrées de la matrice  $\Phi$  correspondent à des combinaisons linéaires des  $k$  symboles et de leurs conjugués. Le code est construit de telle façon que les lignes de la matrice de transmission soient orthogonales deux à deux :

$$\mathbf{x}_i \cdot \mathbf{x}_j = \sum_p x_{i,t} x_{j,t}^* = 0, \quad i \neq j, \quad i, j \in \{1, 2, \dots, n_T\}. \quad (1.17)$$

Cette orthogonalité permet d'atteindre une diversité de transmission maximale suivant le réseau d'antennes disposé. Comme cité dans la partie 1.2.1, elle facilite en réception le processus de décodage basé sur le critère du MV en s'appuyant sur une combinaison linéaire des signaux reçus.

Suivant la nature des symboles à transmettre, réels ou complexes, les codes spatio-temporels en bloc peuvent être classés en deux groupes. Dans le cas des signaux réels, le taux de codage est unitaire et le gain en diversité maximal, soit  $n_T \times n_R$ . Dans le cas de signaux complexes, le code d'Alamouti constitue un cas particulier de matrice de transmission carrée avec un taux de codage unitaire. Au delà de deux branches émettrices, le taux de codage est inférieur à l'unité. En d'autres termes, le nombre de périodes  $p$  nécessaires pour transmettre le code espace-temps est systématiquement supérieur au nombre de symboles  $k$  pris par l'encodeur pour générer le code, d'où une perte des performances du lien. Dès lors, l'objectif dans la construction du code en bloc pour les signaux complexes porte sur la minimisation de  $p$ , ce qui revient également à minimiser le temps de décodage. La construction de codes en bloc pour des symboles complexes s'effectue au cas par cas suivant le nombre d'antennes émettrices.

Par exemple, pour un système composé de trois antennes émettrices [101], le code espace-temps est donné par :

$$\Phi_{3,4,3}^c = \begin{bmatrix} x_1 & -x_2^* & \frac{x_3^*}{\sqrt{2}} & \frac{x_3^*}{\sqrt{2}} \\ x_2 & x_1^* & \frac{x_3^*}{\sqrt{2}} & \frac{-x_3^*}{\sqrt{2}} \\ \frac{x_3}{\sqrt{2}} & \frac{x_3}{\sqrt{2}} & \frac{-x_1 - x_1^* + x_2 - x_2^*}{2} & \frac{x_2 + x_2^* + x_1 - x_1^*}{2} \end{bmatrix}, \quad (1.18)$$

avec un taux de codage  $R = \frac{3}{4}$ . Cependant, cette matrice d'encodage est relativement complexe à mettre en œuvre à l'émission puisqu'elle implique des opérations arithmétiques.

Dans [54], il est proposé la matrice d'encodage suivante :

$$\Phi_{3,4,3}'^c = \begin{bmatrix} x_1 & x_2^* & x_3^* & 0 \\ -x_2 & x_1^* & 0 & -x_3^* \\ -x_3 & 0 & x_1^* & x_2^* \end{bmatrix}. \quad (1.19)$$

Ce codage fournit également un taux de codage  $R = \frac{3}{4}$  et possède l'avantage d'être plus facile à mettre en œuvre. Néanmoins, des valeurs nulles sont introduites, d'où une perte en termes d'efficacité spectrale. Dans [100], une méthode de génération des codes est proposée et un taux de codage maximum est proposé pour différentes configurations d'antennes (cf. tableau I, p. 382).

De récents travaux [113] montrent qu'il est possible d'obtenir un taux de codage unitaire pour trois et quatre antennes émettrices. Les schémas proposés ne permettent pas d'atteindre un gain en diversité maximum mais la perte de performances est compensée par l'insertion d'un code correcteur de canal.

### Décodage pour un système quelconque ( $n_T, n_R$ )

De manière analogue au processus de décodage appliqué dans le cas du schéma d'Alamouti et en s'appuyant toujours sur la propriété d'orthogonalité du code spatio-temporel  $\Phi$ , les statistiques de décision du signal désiré  $x_i$  sont déterminées indépendamment des autres symboles (réels ou complexes) transmis  $x_j$ ,  $j = 1, 2, \dots, n_T, j \neq i$ . Elles sont générées suivant une combinaison linéaire des signaux reçus comme suit :

$$\tilde{x}_i = \sum_{t \in \eta(i)} \sum_{j=1}^{n_R} \text{sgn}_t(i) \cdot \ddot{y}_t^j \cdot \ddot{h}_{j, \epsilon_t(i)}, \quad (1.20)$$

avec :

- $\eta(i)$  : l'ensemble des colonnes dans lesquelles  $x_i$  apparaît,
- $\text{sgn}_t(i)$  : le signe de  $x_i$  dans la  $t^{\text{ième}}$  colonne,
- $\epsilon_t(i)$  : la position de  $x_i$  dans la  $t^{\text{ième}}$  colonne,

et :

$$\ddot{y}_t^j = \begin{cases} y_t^j & \text{si } x_i \text{ appartient à la } t^{\text{ième}} \text{ colonne,} \\ (y_t^j)^* & \text{si } x_i^* \text{ appartient à la } t^{\text{ième}} \text{ colonne,} \end{cases} \quad (1.21)$$

$$\ddot{h}_t^j = \begin{cases} h_{j, \epsilon_t(i)}^* & \text{si } x_i \text{ appartient à la } t^{\text{ième}} \text{ colonne,} \\ h_{j, \epsilon_t(i)} & \text{si } x_i^* \text{ appartient à la } t^{\text{ième}} \text{ colonne,} \end{cases} \quad (1.22)$$

où  $i = 1, 2, \dots, p$ . Le canal est supposé constant durant la transmission d'un code, soit  $p$  périodes.

Des simulations ([105], p. 108-111) montrent qu'augmenter le nombre d'antennes émettrices fournit un gain en performance significatif. De plus, cette augmentation influe peu sur la complexité du décodage puisque seuls des traitements linéaires sont nécessaires. Les performances des CSTB peuvent être encore améliorées en les associant à des codes correcteur d'erreur [113]. Cependant, la construction de codes performants (taux de codage unitaire) pour des signaux complexes et un nombre d'antennes émettrices arbitraire n'est pas réalisable pour  $n_T > 2$  ([24], p. 260-261). De plus, l'imperfection de l'estimation du canal en réception, basée par exemple sur l'émission d'une séquence de symboles d'apprentissage connue au récepteur, dégrade les performances du système. Plus le nombre d'antennes est important, plus la sensibilité du système à l'erreur d'estimation du canal croît. De même, la corrélation entre les antennes réduit les performances du système sans fil.

### 1.2.3 Complexité

L'étude de la complexité pour ce codage est relativement simple à établir en raison du peu de traitements à appliquer. Donner une complexité exacte pour le CSTB selon la configuration des réseaux d'antennes n'est pas pertinent puisque chaque cas de figure est défini par une matrice d'encodage particulière. Des valeurs nulles peuvent être insérées dans celle-ci [100], ne nécessitant pas d'opérations en réception. Néanmoins, nous pouvons ne pas tenir compte de cette simplification pour donner une complexité approximative qui représenterait une borne supérieure.

L'encodage (e.g. équation (1.19)) ne nécessite pas d'opérations arithmétiques pour des modulations dont la constellation est symétrique (e.g. QPSK) puisque :

- pour  $x_i^*$  : sélection du symbole symétrique par rapport à l'axe des réels,
- pour  $-x_i^*$  : sélection du symbole symétrique par rapport à l'axe des imaginaires.

Ce point rend négligeable la complexité du transmetteur. Le canal MIMO est supposé parfaitement connu au récepteur et constant durant  $p$  périodes symboles.

Au récepteur, la complexité portant sur les combinaisons linéaires peut être déclinée en termes d'opérations complexes que sont la multiplication et l'addition/soustraction. La complexité peut être fournie selon les expressions suivantes :

$$\Psi_{k,p,n_R}^m = k \times n_R \times p, \quad (1.23)$$

$$\Psi_{k,p,n_R}^{as} = k \times [n_R \times (p - 1) + (n_R - 1)], \quad (1.24)$$

avec  $\Psi_{k,p,n_R}^m$  et  $\Psi_{k,p,n_R}^{as}$ , respectivement le nombre de multiplications et le nombre d'additions/soustractions, requis pour un CSTB comportant la matrice d'encodage  $\phi_{k,p,n_T}^c$  et  $n_R$  antennes réceptrices.

Configuration $(n_T, n_R, k, p)$	$\Psi_{k,p,n_R}^m$	$\Psi_{k,p,n_R}^{as}$
(2, 2, 2, 2)	8	6
(4, 4, 6, 8)	192	186
(8, 8, 70, 112)	62720	62650
(16, 16, 12870, 22880)	$4.71 \times 10^9$	$4.71 \times 10^9$

TABLE 1.1 – Complexité en nombre d'opérations complexes (multiplications et additions/soustractions) nécessaires pour générer les statistiques de décision de  $k$  symboles complexes transmis en  $p$  périodes, et ce pour différentes configurations du CSTB  $n_T \times n_R$ [100].

Suivant différentes configurations du système, le tableau 1.1 fournit la complexité qui varie de l'ordre de l'unité, pour  $n_T = n_R = 2$ , à quelques Gops, pour  $n_T = n_R = 16$ . Dans la suite, la complexité du CSTB est approximée par l'expression  $k \times n_R \times p$ , sans distinction sur le type d'opérations, donnant ainsi un ordre de grandeur.

Paramètres	Valeurs
$D_{\text{symb}/b}$	960 ksymb/s
$M$	16-QAM
$B$	5 MHz

TABLE 1.2 – Spécification du système selon les paramètres  $D_{\text{symb}/b}$ ,  $M$ ,  $B$ , respectivement le débit de symboles par branche émettrice, la modulation et la bande passante allouée.

Afin d'illustrer la complexité dans un contexte applicatif précis, les paramètres de communication sont fixés selon les valeurs données par le tableau 1.2. Ces valeurs seront reprises dans la suite du document.

Nous en déduisons les paramètres suivants :

- le débit effectif  $D_e = D_{\text{symb}/b} \times n_T$ ,
- la capacité du système  $C = \frac{D_e \times \log_2(M)}{B}$ ,
- le débit utile (ou réel)  $D_u = D_e \times \frac{k}{p}$ ,
- le débit binaire initial  $D_b = D_u \times \log_2(M)$ ,
- le nombre d'opérations par seconde  $\Delta_{k,p,n_R} = \frac{D_{\text{symb}/b}}{p} \times \Psi_{k,p,n_R}$ .

Suivant les cas de figure du système, les valeurs de ces paramètres sont données par les tableaux 1.3, 1.4 et 1.5. Le tableau 1.3 montre que plus le nombre d'antennes est élevé, plus le débit effectif et la capacité augmentent. Cependant, le tableau 1.4 montre que le débit utile  $D_u$  n'augmente pas de la même manière. Par exemple, la capacité pour le système  $16 \times 16$  est 8 fois plus élevée que celle du système  $2 \times 2$ . Le débit utile est seulement 4,5 fois plus important, en raison d'un taux de codage faible  $R = \frac{9}{16}$  [100]. A cela s'ajoute une complexité plus importante (cf. tableau 1.5) dont le rapport vaut  $\frac{197,68 \times 10^3}{3,84} = 51480$ . Il est à noter que la complexité, pour  $n_T = n_R = 16$ , est de l'ordre de 200 Gops qui constitue une borne supérieure. S'il existait un CSTB pour 16 antennes de part et d'autre du lien et un taux de codage unitaire avec  $k = p = 16$ , la complexité s'établirait à 245,76 Mops, tout en ayant un débit réel équivalent à 15,36 Msymb/s.

Il est à rappeler que ces codes sont construits pour maximiser la qualité de service (tout en ayant une complexité matérielle relativement faible) et non pas dans le but d'augmenter le débit.

Ce type de codeur ne procède pas à un multiplexage spatial. Néanmoins, le CSTB peut être combiné à d'autres techniques pour accroître le débit [76].

Pour finir, dans le cas où  $n_T = n_R = 16$ , le canal doit rester constant durant un temps de  $\frac{22880}{960 \times 10^3} = 23.8 \text{ ms}$  qui est plus important que dans le cas  $n_T = n_R = 2$  où le temps est évalué à  $\frac{2}{960 \times 10^3} = 2,08 \text{ } \mu\text{s}$ .

Configuration ( $n_T, n_R, k, p$ )	$D_e$ (Msymb/s)	$C$ (b/s/Hz)
(2, 2, 2, 2)	1,92	1,53
(4, 4, 6, 8)	3,84	3,07
(8, 8, 70, 112)	7,68	6,14
(16, 16, 12870, 22880)	15,36	12,28

TABLE 1.3 – Caractéristiques du système  $n_T \times n_R$  en termes de débit effectif ( $D_e$ ) et de capacité ( $C$ ), appliquant différents CSTB [100] ( $k = 2, 6, 70, 12870$ ).

Configuration ( $n_T, n_R, k, p$ )	$D_u$ (Msymb/s)	$D_b$ (Mb/s)
(2, 2, 2, 2)	1,92	7,68
(4, 4, 6, 8)	2,88	11,52
(8, 8, 70, 112)	4,8	19,2
(16, 16, 12870, 22880)	8,64	34,56

TABLE 1.4 – Caractéristiques du système  $n_T \times n_R$  en termes de débit utile ( $D_u$ ) et de débit binaire ( $D_b$ ), appliquant différents CSTB [100] ( $k = 2, 6, 70, 12870$ ).

Configuration ( $n_T, n_R, k, p$ )	$D_u$ (Msymb/s)	$\Delta$ (Mops/s)
(2, 2, 2, 2)	1,92	3,84
(4, 4, 6, 8)	2,88	23,04
(8, 8, 70, 112)	4,8	537,6
(16, 16, 12870, 22880)	8,64	$197,68 \times 10^3$

TABLE 1.5 – Complexité ( $\Delta$ ) en nombre d'opérations complexes par seconde (ops/s) pour différentes configurations du CSTB  $n_T \times n_R$  [100] ( $k = 2, 6, 70, 12870$ ).

Le codage spatio-temporel par bloc autorise ainsi un gain en diversité intéressant suivant la configuration d'antennes appliquée, tout en ayant un algorithme de décodage basé sur des traitements relativement simples à implanter au récepteur. Ce dernier point constitue l'avantage principal quant à la réalisation matérielle de ce codage pour les systèmes multi-antennes.

La technique d'Alamouti constitue un cas particulier. Pour des systèmes constitués de plus de deux antennes transmettant des signaux complexes, aucun code spatio-temporel en bloc ne permet d'obtenir à la fois un gain en diversité et un taux de codage maximums. Selon les besoins, un compromis peut être fait. De plus, ce type de codage n'introduit pas de gain de codage puisque le système ne comporte pas de codage de canal.

La partie suivante présente une technique de codage alternative : le codage spatio-temporel par couches (CSTC) qui permet à la fois d'exploiter la diversité inhérente aux systèmes MIMO et d'atteindre des débits conséquents en procédant à un multiplexage spatial.



### 1.3 Codage spatio-temporel par couches

Cette partie porte sur le codage spatio-temporel par couches (CSTC) dont la caractéristique principale repose sur le traitement de signaux multi-dimensionnels dans le domaine spatial, basé précisément sur des traitements effectués sur une dimension (ou couche) dans l'espace. Ce schéma procède à un multiplexage spatial dont l'intérêt majeur porte sur l'accès à des débits de données élevés.

Initialement, l'architecture proposée [28] procède à la transmission simultanée de  $n_T$  flux d'informations dans la même bande de fréquence. Le récepteur utilise  $n_R = n_T$  antennes pour séparer et détecter les flux transmis. Le processus de séparation consiste à annuler l'interférence. Les signaux séparés sont ainsi décodés par des algorithmes conventionnels développés pour des systèmes point à point, d'où un gain en traitement, par rapport à l'algorithme basé sur le critère du MV appliqué sur des vecteurs de signaux. La complexité des récepteurs augmente linéairement selon le débit de données.

Cette partie présente les codes spatio-temporels par couches, ainsi que différentes architectures pour le récepteur.

#### 1.3.1 Systèmes de transmission spatio-temporel par couches

Il existe plusieurs architectures pour ce type de codage, selon qu'un codeur correcteur d'erreur est appliqué ou pas, et suivant la méthode d'assignation des symboles modulés aux antennes émettrices.




FIGURE 1.6 – Architecture du transmetteur VBLAST.

L'une des premières architectures proposées est présentée à la figure 1.6. Dénommée traitement spatio-temporel vertical par couches (plus connu sous le nom de *Vertical Layered Space-Time* : VLST, ou *Vertical Bell Laboratories Layered Space-Time* : VBLAST [110, 38]), elle consiste à dissocier le flux d'informations initial, séquence binaire  $\{b_k\}$ , en  $n_T$  flux mineurs (sous-flux), chacun étant modulé et transmis par une antenne spécifique. La chaîne de traitement du signal pour un sous-flux se réfère à une couche. Les symboles modulés à transmettre  $x_t^i$  peuvent être représentés sous la forme d'une matrice, notée  $\mathbf{X}$ , représentée par :

$$\mathbf{X} = \begin{pmatrix} x_1^1 & x_2^1 & x_3^1 & \dots \\ x_1^2 & x_2^2 & x_3^2 & \dots \\ \vdots & \vdots & \vdots & \vdots \\ x_1^{n_T} & x_2^{n_T} & x_3^{n_T} & \dots \end{pmatrix}. \quad (1.25)$$

La  $i^{\text{ième}}$  ligne de la matrice correspond à la séquence de symboles transmis par la  $i^{\text{ième}}$  antenne, et chaque colonne, à la séquence de symboles transmis simultanément durant un intervalle de temps par les  $n_T$  antennes émettrices. Le terme *Vertical* des structures VLST fait référence à la transmission de chaque colonne de la matrice  $\mathbf{X}$  dans le domaine spatio-temporel.

Pour augmenter les performances d'un tel système, ce schéma de transmission peut être combiné à d'autres traitements tels que les codeurs correcteurs d'erreur. Cet ajout définit d'autres types d'architectures. Le traitement STC *horizontal* (*Horizontal Layered Space-Time* : HLST) propose de procéder à un codage du canal avant de dissocier le flux initial. Ensuite, chaque sous-flux de symboles est indépendamment modulé, entrelacé et assigné à une antenne. Une autre approche consiste à déplacer le codage du canal sur chacune des couches. Les codeurs sont identiques d'une couche à une autre, mais le code utilisé peut varier suivant les conditions de transmission.

De meilleures performances sont obtenues par la technique de traitement STC *diagonale* (*Diagonal Layered Space-Time* : DLST [28]) qui consiste à transmettre chaque ligne de la matrice de transmission  $\mathbf{X}$  avec un retard correspondant à  $i - 1$ ,  $i$  étant l'indice de la ligne. Cela revient à transformer la matrice  $\mathbf{X}$  en décalant les lignes de  $i - 1$  et à insérer des valeurs nulles aux places des entrées manquantes de la matrice. Cette transformation correspond à un entrelacement spatial des symboles après l'étape de modulation. Ce traitement introduit ainsi une diversité spatiale, fournissant de meilleures performances que le codage horizontal vu précédemment. Cependant, l'introduction de valeurs nulles induit nécessairement une efficacité spectrale moindre.

Une architecture alternative, dérivée de celle du HLST et dénommée *Threaded Layered Space-Time* (TLST) [32], propose un entrelacement spatial différent. Pour chaque colonne de la matrice  $\mathbf{X}$ , elle effectue un réarrangement des symboles, en les décalant de manière cyclique *de haut en bas*. L'efficacité spectrale de ce schéma est identique à celle obtenue pour l'architecture HLST.

Après avoir présenté différents schémas de transmission, la partie suivante introduit différents algorithmes pour détecter les symboles transmis.

### 1.3.2 Algorithmes de détection multi-couches

La diversité de transmission pour les systèmes multi-antennes conduit inmanquablement à une interférence spatiale. Les signaux transmis par le réseau d'antennes se propagent indépendamment via des chemins distincts et, pour un signal donné reçu par une antenne, ces signaux interfèrent avec celui-ci.

Dans la partie 1.1.4, plusieurs techniques de combinaison ont été énumérées. Ces techniques se caractérisent par leur inefficacité en présence d'interférences.

Un système de transmission multi-antennes peut être vu comme un système CDMA [67, 55, 65] *synchrone* pour lequel le nombre d'antennes correspond au nombre d'utilisateurs dont les symboles sont émis au même instant. L'interférence entre antennes est similaire à l'interférence due à l'accès multiple. Les coefficients d'évanouissement peuvent être assimilés aux codes CDMA. En ce sens, les techniques de détection développées pour des récepteurs multi-utilisateurs peuvent être directement appliquées aux récepteurs multi-antennes ([105], p. 189). Le détecteur multi-utilisateurs basé sur le critère du maximum de vraisemblance [89] représente le récepteur optimal.




FIGURE 1.7 – Modèle général du système multi-antennes.

La figure 1.7 présente le système multi-antennes considéré. L'objectif est de générer un estimé du vecteur de symbole transmis, soit  $\hat{\mathbf{x}}$ .

Pour détecter le vecteur de symboles transmis dans un système multi-antennes  $n_T \times n_R$ , de nombreux algorithmes de réception sont envisageables [19, 35, 105, 46] et seuls quelques-uns sont

nommés dans ce document. Les structures de détection peuvent se ranger en deux classes : les égaliseurs adaptatifs (ou intelligents) et non-adaptatifs. Un algorithme adaptatif modifie son comportement, par lui-même et sans intervention extérieure, suivant les statistiques et les variations dans le temps des signaux à traiter. Une méthode non-adaptative ajuste les coefficients de l'égaliseur en s'appuyant sur des informations extérieures telles que les coefficients d'évanouissement du canal sans fil et le RSB. Elle procède une fois au calcul du filtre optimal puis l'exécute.

Néanmoins, la séparation entre les algorithmes adaptatifs et non-adaptatifs est à nuancer puisque ces deux classes de filtrage s'ajustent aux changements des canaux sans fil, mais de manière différente. La distinction porte sur le processus de calcul des coefficients du filtre.

Nous allons présenter dans un premier temps les algorithmes non-adaptatifs, puis dans un second temps le filtrage adaptatif étendu aux systèmes multi-antennes.

### Algorithmes non-adaptatifs

Soit le système multi-antennes défini par l'équation (1.1) dans la section 1.1.1. Le processus de détection peut être modélisé par l'application d'une matrice de poids  $\mathbf{P}$  sur le vecteur de signaux reçus  $\mathbf{y}$  de taille  $n_R \times 1$ , afin d'estimer le vecteur de signaux transmis  $\mathbf{x}$  tel que  $\tilde{\mathbf{x}} = \mathbf{P}\mathbf{y}$ . Le calcul de  $\mathbf{P}$  diffère suivant l'algorithme de détection employé.

Dans le cas d'une communication à bande étroite, la méthode d'égalisation basée sur le critère de forçage à zéro (FZ) consiste à calculer l'inverse de la matrice de canal, i.e. :

$$\mathbf{P}^{ZF} = \mathbf{H}^{-1}. \quad (1.26)$$

L'équation (1.26) fournit l'expression analytique dans le cas où la matrice de canal  $\mathbf{H}$  est carrée ( $n_R = n_T$ ) et inversible. Pour des RSB élevés, les performances de cet algorithme sont satisfaisantes. Cependant dans le cas de RSB faibles, une dégradation des performances rend ce récepteur inefficace puisqu'il ne tient pas compte du bruit et peut donc amplifier celui-ci. A supposer que la matrice  $\mathbf{H}$  n'est pas carrée ou singulière, sa pseudo-inverse est utilisée :

$$\mathbf{H}^\dagger = (\mathbf{H}^H \mathbf{H})^{-1} \mathbf{H}^H. \quad (1.27)$$

Le récepteur linéaire basé sur le critère de l'erreur quadratique moyenne minimale (EQMM) résiste mieux que le récepteur FZ au bruit puisque, comme vu dans l'équation (1.28), il prend en compte celui-ci et trouve le meilleur compromis entre l'annulation totale de l'interférence et la minimisation du bruit. La relation de base est la suivante :

$$\mathbf{P}^{EQMM} = (\mathbf{H}^H \mathbf{H} + \frac{\sigma_b^2}{\sigma_x^2} \mathbf{I}_{n_T})^{-1} \mathbf{H}^H, \quad (1.28)$$

en supposant que les matrices de covariance  $\mathbf{R}_x = E[\mathbf{x}\mathbf{x}^H] = \sigma_x^2 \mathbf{I}_{n_T}$  et  $\mathbf{R}_b = E[\mathbf{b}\mathbf{b}^H] = \sigma_b^2 \mathbf{I}_{n_R}$  ; avec  $E[\mathbf{x}\mathbf{b}^H] = 0$ . Le facteur  $\sigma^2 = \frac{\sigma_b^2}{\sigma_x^2}$  représente le rapport signal sur bruit moyen pour une antenne réceptrice. Cet algorithme est donc moins sensible. Néanmoins, dans le cas d'un RSB fort, les performances en termes de taux d'erreur binaire (TEB) sont proches de celle du FZ.

Les deux algorithmes précédents sont efficaces selon les cas de figure mais ne permettent pas de supprimer l'interférence due à l'accès multiple. Il existe d'autres types d'algorithmes tels que les détecteurs à annulation successive d'interférences (ASI) qui constituent une alternative intéressante en termes de TEB. L'algorithme V-BLAST constitue un exemple de récepteur non-linéaire qui procède à l'élimination successive et ordonnée des interférences.

### Récepteur V-BLAST

A l'origine, cette technique [110, 38] combine la détection de symboles et l'annulation d'interférences. Dans le cas des systèmes multi-antennes, une source d'interférence identifiée provient du

terminal lui-même, en ce sens qu'elle est issue du vecteur de signaux transmis. Chaque élément du vecteur  $\mathbf{x}$ , e. g.  $x_i$  avec  $1 \leq i \leq n_T$ , est considéré comme étant le symbole *désiré* et les éléments restants  $x_j$  pour  $j \neq i$ , des sources d'interférence.

Les opérations à effectuer pour cet algorithme et pour un vecteur de symboles transmis peuvent être énumérées de la manière suivante :

1. Calcul de la matrice de poids  $\mathbf{P}$  et choix quant au symbole émis à décoder,
2. Génération de la statistique de décision pour ce symbole,
3. Décision pour ce symbole,
4. Génération de la contribution pour ce symbole,
5. Soustraction de la contribution puis reprise à l'étape 1 en réduisant la matrice de canal, jusqu'à détecter tous les symboles transmis.

L'algorithme est détaillé dans l'annexe A.




FIGURE 1.8 – Exemple illustrant l'application de l'algorithme V-BLAST pour un système  $3 \times 3$  et un ordre de détection  $k = 2, 3$  et  $1$ .

Pour obtenir de meilleures performances, l'ordre de détection des symboles est arrangé de manière décroissante suivant le rapport signal à interférence plus bruit (RSIB) résiduel (suite à la soustraction). La figure 1.8 fournit un exemple illustrant le processus de détection pour un système  $3 \times 3$ . L'algorithme débute par la couche 2 et termine par la couche 1, en supposant que le signal le moins perturbé est  $x_2$  et le plus bruité  $x_1$ . A l'étape 3, nous pouvons noter que l'algorithme termine par le cas d'un système SIMO.

L'algorithme de détection peut être appliqué suivant les critères de FZ (cf. équation (1.26)), de l'EQMM (cf. équation (1.28)) ou en employant une CGM. Si les décisions prises ne sont pas erronées, la réduction du niveau d'interférence augmente la probabilité d'une détection correcte des signaux restants. Cependant, dans le cas contraire, la propagation des erreurs entraîne une chute des performances de cet algorithme.

L'algorithme V-BLAST peut être vu comme un cas particulier dans l'ensemble des algorithmes à boucle de retour de décision. En termes de TEB, cette technique est moins performante que la méthode du MV.

### Algorithme basé sur le critère du maximum de vraisemblance

Le détecteur optimal en termes de TEB est représenté par l'algorithme basé sur le critère du MV, qui demande cependant une puissance de calcul considérable si le nombre d'antennes et la taille de l'alphabet des symboles sont élevés. L'estimé est alors donné par :

$$\hat{\mathbf{x}} = \underset{\mathbf{x}_p \in C}{\operatorname{argmin}} \|\mathbf{y} - \mathbf{H}\mathbf{x}_p\|^2, \quad (1.29)$$

où  $C$  représente l'ensemble des vecteurs de symboles possibles. Le récepteur MV fournit les symboles estimés  $\hat{\mathbf{x}}$  suivant la relation 1.29 et implique à priori une recherche exhaustive parmi tous les vecteurs  $\mathbf{x}$  possibles ( $\{\mathbf{x}_p\}$ ). La recherche de la distance minimale s'effectue sur tous les mots de code  $\mathbf{x}$  possibles. Pour une modulation à  $M$  états et  $n_T$  antennes de transmission, il est nécessaire

de calculer les distances pour  $M^{n_T}$  vecteurs possibles. Pour une modulation de phase à 4 états (MDP-4 ou QPSK) et  $n_T = 4$ , un ensemble de 256 vecteurs sont à prendre en compte. La charge de calcul augmente de manière exponentielle avec le nombre d'antennes de transmission.

Néanmoins, aucune inversion de la matrice de canal  $\mathbf{H}$  n'est à effectuer et le motif de calcul est régulier, ce qui constitue un atout en termes de complexité d'implantation. Il existe d'autres algorithmes proposant un compromis entre la complexité de l'algorithme de réception et les performances attendues, tel que le décodage sphérique par exemple qui est décrit dans le paragraphe qui suit.

### Décodage sphérique

Le détecteur optimal MV présenté précédemment est difficilement réalisable matériellement pour une modulation et un réseau d'antennes émettrices élevés. La complexité croît de manière exponentielle puisque l'espace de recherche du vecteur transmis croît de la même manière. En ce sens, réduire cet espace de recherche diminue de la même manière la complexité de calcul. L'objectif repose sur la réduction de l'espace de recherche des vecteurs possibles dans le but de réduire la complexité de calcul tout en ayant des performances proches de celles du MV.

La technique de décodage sphérique (DS) va potentiellement en ce sens. Elle a été introduite dans [104] et étudiée dans [21, 117], entre autres.

Le mot *sphérique* vient du fait que la recherche des vecteurs possibles est limitée à une région dont la forme géométrique est une sphère.

Tel que présenté dans [21], l'équation matricielle du modèle MIMO,  $\mathbf{y} = \mathbf{H}\mathbf{x} + \mathbf{b}$ , peut être reformulée comme suit :

$$\begin{bmatrix} \Re\{\mathbf{y}^T\} \\ \Im\{\mathbf{y}^T\} \end{bmatrix}^T = \begin{bmatrix} \Re\{\mathbf{x}^T\} \\ \Im\{\mathbf{x}^T\} \end{bmatrix}^T \mathbf{M}_{\mathbf{H}} + \begin{bmatrix} \Re\{\mathbf{b}^T\} \\ \Im\{\mathbf{b}^T\} \end{bmatrix}^T, \quad (1.30)$$

avec :

$$\mathbf{M}_{\mathbf{H}} = \begin{bmatrix} \Re\{\mathbf{H}^T\} & \Im\{\mathbf{H}^T\} \\ -\Im\{\mathbf{H}^T\} & \Re\{\mathbf{H}^T\} \end{bmatrix}. \quad (1.31)$$

En supposant que les sous-canaux sont indépendants<sup>5</sup>, la matrice  $\mathbf{M}_{\mathbf{H}}$  est de rang  $2n$  dans le cas où  $n = n_T = n_R$  et la matrice de Gram  $\mathbf{G}_{\mathbf{M}} = \mathbf{M}_{\mathbf{H}}\mathbf{M}_{\mathbf{H}}^\dagger$  est définie positive. En conséquence, l'environnement multi-antennes peut être représenté par un réseau de points (*lattice*) et un décodeur de treillis universel peut être appliqué [21].

Dans le réseau de points (ou réseau maillé), chaque point constitue un vecteur de symboles possible. Le principe de l'algorithme consiste à identifier le point du réseau le plus proche du signal vecteur reçu à l'intérieur d'une sphère de rayon  $\sqrt{C}$  dont le centre est le point correspondant au signal vecteur reçu. L'élément le plus critique pour cette technique de décodage porte sur le choix de  $C$  qui est crucial pour la vitesse de décodage de l'algorithme. La valeur du rayon peut être ajustée de manière adaptative suivant le niveau de bruit.

Dans [21], la complexité de calcul donnée est de l'ordre de :

$$\psi_{op,DS} = O\left(n^2 \left(1 + \frac{n-1}{4dC}\right)^{4dC}\right), \quad (1.32)$$

avec  $d^{-1}$  la borne inférieure des valeurs propres de  $\mathbf{G}_{\mathbf{M}}$ . Pour  $C = d^{-1}$ , la complexité est de l'ordre de  $n^6$  avec  $n = 2n_T$  ( $n_T = n_R$ ). A cela s'ajoute les calculs pour déterminer la factorisation de Cholesky de la matrice de Gram et la pseudo-inverse de  $\mathbf{M}_{\mathbf{H}}$ . Ces calculs sont de l'ordre de  $n^3$ .

Les techniques de détection présentées précédemment ont la propriété commune de nécessiter une connaissance sur l'état du canal sans fil. La complexité de calcul dépend de la vitesse de changement des canaux sans fil (cf. partie 1.1.3). Ces algorithmes peuvent être ajustés par bloc de vecteurs de symboles transmis. Elles ne dépendent donc pas uniquement des signaux reçus

5. Hypothèse selon laquelle deux (ou plus) colonnes de  $\mathbf{H}$  sont dépendantes, est peu probable [21].

mais également d'informations extérieures telles que l'état du canal et le RSIB pour l'algorithme V-BLAST. En ce sens, ces algorithmes ne sont pas autonomes. La section suivante présente la classe des algorithmes adaptatifs qui ne nécessitent pas d'informations à priori et adaptent leur comportement par eux-même.

### Algorithmes adaptatifs

Les algorithmes adaptatifs ont été à l'origine développés pour des applications telles que l'égalisation dans le domaine acoustique et la formation de voies. Depuis quelques années, ces algorithmes sont étendus aux systèmes multi-antennes [111, 106, 81, 52]. La motivation principale porte sur une complexité matérielle d'ordre inférieur comparée à celle des techniques précédentes.

Les algorithmes adaptatifs forment des solutions récursives alternatives au problème d'inversion de matrice. De plus, ils ne nécessitent pas d'information explicite sur le canal, i.e. l'expression directe de celui-ci. Les performances attendues sont celles du récepteur basé sur le critère de l'EQMM puisque ces algorithmes convergent vers la solution optimale au sens des moindres carrés.

Dans [106], Wang et Daneshrad présentent, pour des communications sans fil large bande, une étude comparant différents systèmes MIMO adaptatifs et non adaptatifs. L'étude souligne le choix de l'algorithme RLS<sup>6</sup> comme solution pour atteindre des débits de l'ordre du Gb/s.

Au lieu d'estimer le canal  $\mathbf{H}$  et d'appliquer les méthodes précédentes (e.g. cf. équations (1.26) et (1.28)), les algorithmes adaptatifs estiment directement la matrice de poids  $\mathbf{P}$  en s'appuyant sur une séquence de symboles transmise et connue au récepteur.

L'objectif de ces filtres pour les systèmes multi-antennes consiste à estimer la séquence de symboles transmise  $\mathbf{x}(n)$  à partir des vecteurs de signaux reçus  $\mathbf{y}(n)$ . Les données observées  $\mathbf{y}(n)$  sont filtrées par la matrice de poids  $\mathbf{P}$  de façon à converger vers la séquence désirée, et ce en minimisant l'erreur quadratique  $J(n)$  introduite entre les signaux filtrés  $\hat{\mathbf{x}}(n)$  et la séquence désirée  $\mathbf{x}(n)$ . Les algorithmes adaptatifs diffèrent selon la nature de  $J(n)$ .

Dans [106], deux algorithmes sont considérés et simulés : les algorithmes LMS<sup>7</sup> et RLS [51]. Pour l'algorithme LMS, la matrice de poids est mise à jour à l'instant  $i$  selon l'expression suivante :

$$\mathbf{P}_{i+1}^{LMS} = \mathbf{P}_i^{LMS} + \mu \mathbf{e}_i \mathbf{y}_i^H, \quad (1.33)$$

avec :

$$\mathbf{e}_i = \mathbf{x}_i - \mathbf{P}_i^{LMS} \mathbf{y}_i. \quad (1.34)$$

Pour que cet algorithme converge au sens des moindres carrés, le pas d'adaptation  $\mu$  doit satisfaire la condition  $0 < \mu < \frac{2}{\nu_{max}}$  avec  $\nu_{max}$  la plus grande valeur propre de  $\mathbf{R}_y$ . La convergence du LMS dépend à la fois des conditions de transmission et du RSB à chaque entrée du système. L'erreur résiduelle dépend de la valeur de  $\mu$ .

Pour l'algorithme RLS, celui-ci calcule de manière récursive la matrice de poids comme suit :

$$\mathbf{P}_{i+1}^{RLS} = \mathbf{P}_i^{RLS} + (\mathbf{x}_i - \mathbf{P}_i^{RLS} \mathbf{y}_i) \mathbf{y}_i^H \mathbf{Q}_{i+1}, \quad (1.35)$$

avec :

$$\mathbf{Q}_{i+1} = \lambda^{-1} \left[ \mathbf{Q}_i - \frac{\lambda^{-1} \mathbf{Q}_i \mathbf{y}_i \mathbf{y}_i^H \mathbf{Q}_i}{1 + \lambda^{-1} \mathbf{y}_i^H \mathbf{Q}_i \mathbf{y}_i} \right], \quad (1.36)$$

où  $\mathbf{Q}_i = \left( \sum_{k=0}^i \lambda^{i-k} \mathbf{y}_k \mathbf{y}_k^H \right)^{-1}$  représente l'inverse de la matrice d'autocorrélation de  $\mathbf{y}_i$ , et  $\lambda$  le facteur d'oubli de valeur positive inférieure ou égale à 1.

Comme cité dans [106], les performances de l'algorithme RLS en termes de TEB converge vers celles de l'algorithme EQMM, et ce pour un coût en complexité moindre. Le RLS converge plus rapidement que le LMS et la vitesse dépend du RSB, du facteur  $\lambda$  et du nombre d'antennes disposées à chaque extrémité du lien.

---

6. Recursive Least-Squares.

7. Least Mean Square.

Les algorithmes LMS et RLS sont moins complexes au niveau matériel que les détecteurs linéaires présentés précédemment et convergent vers des performances semblables au récepteur EQMM. De plus, ils ne nécessitent pas d'estimation du RSB.

Dans [111], l'algorithme NLMS<sup>8</sup> est associé à la technique d'accès HSDPA, définissant ainsi un filtre adaptatif spatio-temporel dans un contexte multi-usagers. Cette égalisation s'appuie sur la séquence de symboles d'apprentissage (ou symboles *pilotes*), transmise et connue au récepteur, pour réduire l'erreur issue du processus d'adaptation du filtre. Ce schéma constitue une extension aux systèmes multi-antennes des travaux détaillés dans [30] pour un lien point à point. Dans [81], Morgan substitue l'algorithme NLMS par celui du RLS, en utilisant également la corrélation avec les symboles pilotes. Les simulations montrent logiquement que les performances obtenues sont meilleures que celles du NLMS (vitesse de convergence plus rapide et meilleures performances en termes de TEB).

Dans [52], il est proposé un schéma d'égalisation adaptatif multi-antennes, dénommé *Algorithme de Projection Affine* (APA) [80], avec retour de décision (ou boucle de retour) pour des canaux MIMO sélectifs en fréquence variant dans le temps. Cette technique accélère la vitesse de convergence et réduit la complexité par rapport à celle de l'algorithme RLS avec un TEB sensiblement équivalent.

Les algorithmes APA sont dérivés du NLMS pour avoir une convergence plus rapide que celui-ci et une complexité de calcul moindre au RLS pour de faibles ordres de détection. Néanmoins, ceux-ci nécessitent l'opération d'inversion de matrice, dont la taille est fonction de l'ordre de projection  $P$ . Cette opération constitue un traitement coûteux matériellement. Aussi, une version dénommée NLMS-OCF<sup>9</sup> a été développée pour résoudre cette problématique [92].

### Complexité des algorithmes de détection

La complexité de calcul diffère suivant le schéma de détection considéré. L'estimation ne prend pas en compte :

- d'éventuels pré-traitements (e.g. filtres de Nyquist),
- les synchronisations temporelle et fréquentielle,
- l'estimation du canal sans fil  $\mathbf{H}$ . D'autre part, nous supposons que la séquence de symboles d'apprentissage<sup>10</sup> n'est pas insérée dans la séquence de symboles utiles,
- la modulation et la démodulation,
- le codage et le décodage de canal (systèmes multi-antennes non-codés).

En outre, nous supposons que :

- l'unité *opération* ne discrimine pas le type d'opération (division, multiplication, etc.),
- le canal est supposé constant pendant le temps de transmission d'un bloc de  $L$  symboles,
- $M$  représente la modulation choisie,  $D_{s/b}$  le débit de symboles par branche émettrice,  $D_b$  le débit binaire initial,  $B$  la bande de fréquence et  $C$  la capacité effective du système sans fil.

Par la suite, nous fixerons  $D_s$ ,  $B$  et  $M$ . En faisant varier la configuration du système  $n_T \times n_R$ , nous en déduirons la complexité de calcul  $\Psi$  correspondante et le débit binaire maximum pour une application.

Dans [50], le calcul de la pseudo-inverse peut être réalisé en deux étapes. Dans un premier temps, la matrice  $\mathbf{H}$  est décomposée en valeurs singulières (DVS) tel que  $\mathbf{H} = \mathbf{U}\mathbf{D}\mathbf{V}^H$  (cf. équation (1.2)), proposée dans [39] (cf. p. 174-175). De manière approximative, la complexité est évaluée à :

$$\Psi_{DVS}^{n_T, n_R} = 2(n_R)^2 n_T + 11(n_T)^3. \quad (1.37)$$

Ensuite, la pseudo-inverse est déterminée par la relation  $\mathbf{H}^\dagger = \mathbf{V}\mathbf{D}^{-1}\mathbf{U}^H$ , dont la complexité de calcul est donnée par :

---

8. Normalized LMS.

9. NLMS-Orthogonal Correction Factors.

10. L'estimation du canal peut être effectuée en *aveugle*.

$$\Psi_{Inv}^{n_T, n_R} = 2n_R(n_T)^2. \quad (1.38)$$

En somme, l'inversion de la matrice de canal  $\mathbf{H}$  non-carrée en utilisant la méthode DVS implique :

$$\Psi_{pseudo-inv}^{n_T, n_R} = \Psi_{DVS}^{n_T, n_R} + \Psi_{Inv}^{n_T, n_R} = 2(n_R)^2 n_T + 11(n_T)^3 + 2n_R(n_T)^2 \quad (1.39)$$

opérations complexes. Ce calcul possède la propriété d'être stable numériquement mais nécessite de nombreuses opérations. Il existe d'autres méthodes de calcul de l'inversion de matrice, énumérées dans [66].

En supposant que la pseudo-inverse est calculée en se basant sur la DVS de la matrice  $\mathbf{H}$ , la complexité opératoire des algorithmes FZ et EQMM sont approximativement identiques. Néanmoins, l'algorithme EQMM est plus complexe puisqu'il nécessite l'estimation de  $\sigma^2$ .

Technique	$\Psi_{n_T, n_R}$
CSTB	$k \times n_R \times p$
LMS	$2n_T A + n_T$
APA	$2A(P^2 + n_T P) + P n_T + P^3$
RLS	$4A^2 + 2n_T A + 2A$
FZ/EQMM	$2(n_R)^2 n_T + 11(n_T)^3 + 2n_R(n_T)^2$
VBLAST-FZ/EQMM	$\frac{2}{3}(n_T)^3 + 7n_R(n_T)^2 + 2(n_R)^2 n_T$
DS	$(2 \times n_T)^6 + (2 \times n_T)^3$
MV	$n_R n_T M^{n_T}$
$\mathbf{P} \times \mathbf{y}$	$n_T n_R$

TABLE 1.6 – Expression de la complexité en nombre d'opérations complexes nécessaires pour générer les statistiques de décision du vecteur de symboles complexes transmis, et ce pour différents schémas de détection  $n_T \times n_R$ , avec  $k$  et  $p$ , les paramètres caractérisant le CSTB ; et  $A = n_R N_f$  où  $N_f$  représente la longueur du filtre et  $P$ , l'ordre de projection pour le filtre APA.

Le tableau 1.6 résume l'expression de la complexité, en nombre d'opérations complexes, pour les différents algorithmes de détection décrits dans les parties précédentes et différents paramètres que sont :

- $n_T$  : le nombre d'antennes émettrices,
- $n_R$  : le nombre d'antennes réceptrices,
- $N_f$  : la longueur <sup>11</sup> d'un filtre adaptatif pour un signal transmis et une antenne réceptrice,
- $P$  : l'ordre de projection pour le filtre APA.

Cette expression fournit un ordre de grandeur et non pas une estimation exacte. L'ordre de présentation de ces algorithmes est défini suivant leurs performances en termes de qualité de service. Le MV représente le détecteur optimal.

Les informations relatives à l'estimation de la complexité concernant le CSTB ont été données dans la partie 1.2.3, en rappelant que le paramètre  $k$  signifie le nombre de symboles complexes pris dans la matrice d'encodage qui est transmise dans sa totalité en  $p$  périodes symboles.

L'expression de la complexité se rapportant aux algorithmes adaptatifs est extraite de [52] et vaut pour une itération. Contrairement aux algorithmes non-adaptatifs, ils ne nécessitent pas de circuit pour estimer la matrice de canal  $\mathbf{H}$ . D'autre part, le filtre adaptatif spatio-temporel intègre, pour chaque point d'entrée du récepteur,  $n_T$  filtres de longueur  $N_f$  ; ou en d'autres termes,  $n_T$  filtres pour chaque signal transmis  $x_i$ . Dans [106], la complexité est fournie pour les algorithmes LMS et RLS en supposant  $N_f = 1$ , cas peu appliqué en pratique [111, 81, 52]. L'algorithme APA nécessite une inversion de matrice, dont la complexité est de l'ordre de  $P^3$ . Cependant, la complexité pour ce calcul peut être minimisée si le paramètre  $P$  reste faible [52]. Cette complexité devient négligeable pour des configurations élevées des réseaux d'antennes (e.g.  $n_T = n_R = 16$  et

11. Ce paramètre signifie le nombre de coefficients.



$P = 5$ ). En outre, il existe des techniques dérivées de l'algorithme APA pour réduire la complexité de celui-ci [80].

La complexité des algorithmes FZ et EQMM est donnée suivant l'équation (1.39).

À l'origine, la complexité de l'algorithme V-BLAST (FZ ou EQMM) est plus élevée que celle des techniques FZ et EQMM. Il implique, à chaque itération, le calcul de la pseudo-inverse. Dans [50], il est montré que ce calcul et celui pour déterminer l'ordre de détection nécessitent 90 % de la puissance de calcul. Afin de réduire cette complexité, Hassibi propose dans ce même document un algorithme racine carrée<sup>12</sup>. Celui-ci élimine le calcul répété de la pseudo-inverse. Cette technique s'appuie sur des transformations unitaires dont le calcul peut être réalisé par la méthode de réflexion de Householder ou des rotations de Givens [39]. Elle réduit la complexité de  $\Psi_{op}^{n_T, n_R}$  à  $\frac{2}{3}(n_T)^3 + 7(n_T)^2 n_R + 2n_T(n_R)^2$  (cf. tableau 1.6). Si  $n = n_T = n_R$  (matrice  $\mathbf{H}$  carré), la complexité équivaut à  $\frac{29}{3}n^3$ , soit un gain de  $0,7n$  par rapport à  $\frac{27}{4}n^4$ . De plus, cette optimisation signifie que la complexité de l'algorithme VBLAST-FZ/EQMM est du même ordre que celle des algorithmes FZ et EQMM, alors que l'algorithme V-BLAST fournit de meilleurs résultats en termes de TEB. Le tableau 1.9 indique que la complexité de celui-ci est sensiblement inférieure à celle du FZ/MEQM. Si un choix doit être établi entre ces deux types d'algorithmes, il est préférable de sélectionner le V-BLAST<sup>13</sup>.

Concernant l'estimation de la complexité portant sur le DS, celle-ci est extraite de [21] où  $(2 \times n_T)^3$  représente le coût global de la factorisation de Cholesky de la matrice de Gram  $\mathbf{G}_M$  et de l'inverse de la matrice  $\mathbf{M}_H$ .

Pour tous les algorithmes, excepté pour le DS et le MV, il est nécessaire d'ajouter un coût (représenté par la dernière ligne du tableau 1.6) pour générer les statistiques de décision  $\hat{\mathbf{x}} = \mathbf{P} \times \mathbf{y}$ .

À présent, de manière analogue à ce qui a été fait dans la partie 1.2.3, nous reprenons les paramètres de communication spécifiés dans le tableau 1.2 pour illustrer la complexité de ces algorithmes. Les variables  $N_f$  et  $P$  sont fixées respectivement à 6 et 5.

Algorithme	$2 \times 2$			$4 \times 4$		
	$D_u$	$C$	$D_b$	$D_u$	$C$	$D_b$
CSTB	0,96	1,53	3,84	0,48	3,07	1,92
K	1,92	1,53	7,68	3,84	3,07	15,36

TABLE 1.7 – Caractéristiques des systèmes  $2 \times 2$  et  $4 \times 4$ , pour différentes techniques multi-antennes : CSTB (cf. partie 1.2.3) et K représentant différents algorithmes de détection (LMS, RLS, etc.). Les paramètres  $D_u$ ,  $C$  et  $D_b$  sont donnés respectivement en Msymb/s, b/s/Hz et en Mb/s.

Algorithme	$8 \times 8$			$16 \times 16$		
	$D_u$	$C$	$D_b$	$D_u$	$C$	$D_b$
CSTB	0,068	6,14	0,274	$671 \times 10^{-6}$	12,28	$2,68 \times 10^{-3}$
K	7,68	6,14	30,72	15,36	12,28	61,44

TABLE 1.8 – Caractéristiques des systèmes  $8 \times 8$  et  $16 \times 16$ , pour différentes techniques multi-antennes : CSTB (cf. partie 1.2.3) et K représentant différents algorithmes de détection (LMS, RLS, etc.). Les paramètres  $D_u$ ,  $C$  et  $D_b$  sont donnés respectivement en Msymb/s, b/s/Hz et en Mb/s.

Les tableaux 1.7 et 1.8 montrent que si le nombre d'antennes disposées croît, la capacité et le débit binaire augmentent également pour atteindre (cas  $n = 16$ ) respectivement 12,28 b/s/Hz et 61,44 Mb/s. Les informations portant sur le CSTB sont indiquées à titre de comparaison et illustrent la faiblesse de ce codage quant à la transmission de hauts débits de données.

12. Square-root algorithm.

13. Sous condition que la stratégie d'inversion de la matrice consiste à calculer la DVS.

Algorithmes	$2 \times 2$	$4 \times 4$	$8 \times 8$	$16 \times 16$
CSTB	$3,84 \times 10^{-3}$	$23,04 \times 10^{-3}$	$537,6 \times 10^{-3}$	197,68
LMS	0,051	0,203	0,806	3,210
APA	0,939	2,228	6,210	19,796
RLS	0,625	2,457	9,738	38,769
FZ/EQMM	0,119	0,936	7,434	59,228
VBLAST-FZ/MMSE	0,780	0,609	4,812	38,257
DS	3,994	252,15	$16,11 \times 10^3$	$1,03 \times 10^6$
MV	0,983	1006,6	$263,88 \times 10^6$	$4,53 \times 10^{18}$

TABLE 1.9 – Complexité ( $\Delta$ ) en nombre d'opérations complexes par seconde (Gops/s) pour différents schémas de détection et différentes configurations du système  $n_T \times n_R$ .

Le tableau 1.9 montre que, pour de faibles configurations du réseau d'antennes ( $2 \times 2$  et  $4 \times 4$ ) et suivant les paramètres de l'application, la complexité varie de quelques 100 Mops à quelques Gops. Pour des réseaux de taille importante ( $4 \times 4$  et  $8 \times 8$ ), cette complexité est au maximum de l'ordre de plusieurs dizaines de Gops, en considérant les algorithmes CSTB, LMS, ..., VBLAST. La complexité des détecteurs DS et MV restent raisonnables pour les cas  $2 \times 2$  et  $4 \times 4$ . Mais, elle devient exorbitante pour un réseau d'antennes plus élevé, rendant ceux-ci irréalisables à ce jour pour des systèmes embarqués, puisqu'elle atteint les Pops<sup>14</sup> pour un système DS  $16 \times 16$ . Cette complexité est multipliée par un facteur  $10^{12}$  pour obtenir celle du MV. La complexité du DS reste considérable mais réduit de manière conséquente celle du MV, excepté dans le cas où le nombre d'antennes est faible.

Parmi les algorithmes adaptatifs, le moins complexe est représenté par le LMS et le plus complexe par le RLS dont la complexité est du même ordre (sensiblement supérieure) que celle des algorithmes FZ, EQMM et VBLAST dans tous les cas. La complexité des algorithmes adaptatifs est, entre autres, fonction de la longueur des filtres. Aussi, et contrairement à ce qui est avancé dans [106], l'algorithme RLS ne constitue pas nécessairement un choix pertinent quelque soit la configuration du réseau et les paramètres de communication. L'algorithme APA offre en conséquence une alternative intéressante en termes de complexité pour des performances semblables à celles de l'algorithme RLS.

A noter que la complexité du CSTB n'est pas significative, excepté pour le cas  $n = 16$ , où elle surpasse celles des autres algorithmes, excepté pour le DS et le MV.

---

14. Peta ( $10^{15}$ ) opérations.

### Synthèse

L'objectif dans la détection des signaux multidimensionnels porte sur la conception de détecteurs caractérisés par une faible complexité, une robustesse en présence d'interférences de différentes natures et en particulier celles dues aux antennes multiples, et d'approcher au mieux les performances d'un système ne comportant pas d'interférences. Un choix peut être établi suivant trois critères que sont : la qualité de service, le débit binaire et la complexité algorithmique.

Dans les sections précédentes, les techniques de codage spatio-temporel étaient discutées pour des systèmes sans fil à bande étroite, qualifiés pour des canaux non-sélectifs en fréquence. La section suivante introduit les deux principales technologies d'accès à la ressource radio (CDMA<sup>15</sup> et OFDM<sup>16</sup>), ainsi que plusieurs systèmes associés à ces techniques pour des canaux à bande large.

---

15. Code Division Multiple Access.

16. Orthogonal Frequency Division Multiplexing.

## 1.4 Codage spatio-temporel pour des communications dans un canal à bande large

Pour des liens sans fil dans une large bande, la période du symbole transmis est plus petite que la dispersion temporelle du canal. Dans le domaine des fréquences, cela se traduit par une bande de cohérence du canal inférieure à celle du signal transmis. Ce dernier subit des évanouissements sélectifs en fréquence et le canal de transmission en présence de nombreux obstacles se distingue en conséquence par l'influence de multiples trajets. Plusieurs techniques spatio-temporelles appliquées aux communications sans fil dans un canal à bande large sont introduites pour les transmissions multi-porteuses (OFDM) et la technologie d'accès multiple par codes (CDMA).

Le canal à large bande caractérisé par de multiples trajets peut être modélisé comme suit :

$$h(t, \tau) = \sum_{l=1}^{L_p} h_l(t) \delta(\tau - \tau_l(t)). \quad (1.40)$$

Le canal  $h$  est défini comme étant la somme de  $L_p$  composantes retardées. Chaque composante  $h_l(t) = \alpha_l(t) e^{j\theta_l(t)}$  représente le coefficient complexe pour le  $l^{\text{ième}}$  trajet caractérisé par une amplitude  $\alpha_l(t)$ , une phase  $\theta_l(t)$  et un retard  $\tau_l(t)$ .

Si le canal  $h(t, \tau)$  est stationnaire au sens large, les coefficients  $h_l(t)$  peuvent être représentés par des variables gaussiennes complexes indépendantes pour les différents trajets. Soit  $P(\tau_l)$ , la puissance moyenne pour le  $l^{\text{ième}}$  trajet :

$$P(\tau_l) = \phi_h(\tau_l) = \frac{1}{2} E[h^*(t, \tau_l) h(t, \tau_l)]. \quad (1.41)$$

Le profil de puissance en délai du canal est défini par  $P(\tau_l)$  avec  $l = 1, 2, \dots, L_p$ .

### 1.4.1 Technique de transmission multi-porteuses

Dans cette partie, la technologie OFDM est décrite pour un lien point à point puis étendue aux systèmes MIMO.

#### Principe de l'OFDM

La technique de transmission multi-porteuses ou multiplexée par division de fréquences ([18, 105, 26]) transforme un canal sélectif en fréquence en plusieurs canaux parallèles non-sélectifs en fréquence. En d'autres termes, la bande large est divisée en plusieurs sous-bandes contiguës (bandes étroites) et orthogonales de telle manière qu'aucune interférence entre porteuses ne perturbe le signal reçu. Les applications pointées portent entre autres sur la diffusion audio numérique (DAB<sup>17</sup>) et la télévision numérique (DVB<sup>18</sup>) pour cette technologie. Des normes telles que Hiperlan et 802.11 b/g, très présentes sur le marché des réseaux locaux sans fils, intègrent également cette technologie.

Dans les systèmes conventionnels, des techniques d'égalisation sont utilisées pour combattre l'interférence entre symboles (IES). Cependant, pour des débits importants ( $> \text{Mbps}$ ), l'implantation de ces techniques implique la conception de systèmes complexes. La technique OFDM évite cette difficulté pour combattre l'IES. Le traitement consiste à dissocier un flux de symboles en plusieurs flux parallèles de débit inférieur. Les flux mineurs sont transmis parallèlement et simultanément dans des sous-bandes de fréquences distinctes : un flux mineur module une sous-porteuse.

Du point de vue du traitement, les symboles complexes  $d$  (composant le flux initial) possèdent une période  $T_S (= \frac{1}{f_S})$ . Chaque trame OFDM à traiter comporte  $K$  symboles,  $d[0], d[1], \dots, d[K -$

17. Digital Audio Broadcasting.

18. Digital Video Broadcasting.

1], où  $d[n] = a[n] + jb[n]$  représente l'échantillon à l'instant  $n$ . Les  $K$  symboles sont transmis en parallèle et modulent les  $K$  sous-porteuses :  $f_0, f_1, \dots, f_{K-1}$ . Les sous-porteuses sont séparées par un multiple de  $\Delta f = \frac{1}{KT_s}$  :

$$f_n = f_0 + n\Delta f \text{ avec } n=0, \dots, K-1, \quad (1.42)$$

garantissant l'orthogonalité entre deux sous-porteuses adjacentes. Le signal à transmettre est donné par :

$$D(t) = \sum_{n=0}^{K-1} \{a[n].\cos(w_n t) - b[n].\sin(w_n t)\}, \quad (1.43)$$

$$= \Re \left\{ \sum_{n=0}^{K-1} d[n].e^{j\omega_n t} \right\}, \quad (1.44)$$

$$= \Re \left\{ \tilde{D}(t).e^{j2\pi f_0 t} \right\}, \quad (1.45)$$

avec  $\tilde{D}(t)$ , l'enveloppe complexe du signal  $D(t)$  :

$$\tilde{D}(t) = \sum_{n=0}^{K-1} \left\{ d[n].e^{j2\pi n.\Delta f.t} \right\}. \quad (1.46)$$

Une implantation simpliste d'un tel système nécessite des modulateurs et des démodulateurs. Cependant, la réalisation d'un tel système est à proscrire en raison de la complexité matérielle, fonction du paramètre  $K$ , le nombre de sous-porteuses.

Si le signal  $\tilde{D}(t)$  (cf. équation (1.46)) est numérisé à la fréquence symbole ( $f_s$ ), avec  $t = mT_s$  l'instant d'échantillonnage, les échantillons sont donnés par l'expression :

$$\tilde{D}(t) = \sum_{n=0}^{K-1} \left\{ d[n].e^{j2\pi n.\Delta f.mT_s} \right\}, \quad (1.47)$$

$$= \sum_{n=0}^{K-1} \left\{ d[n].e^{+j\left(\frac{2\pi}{K}\right)n.m} \right\}, \quad (1.48)$$

$$= \text{TFDI} \{d[n]\}. \quad (1.49)$$

Ce développement analytique montre que les modulateurs à l'émission peuvent être substitués avantageusement (traitement numérique) par une transformée de Fourier discrète inverse (TFDI) de la trame OFDM constituée des  $K$  symboles. En réception, la transformée de Fourier discrète permet de récupérer les symboles transmis. Ces deux transformations peuvent être inversées de part et d'autre du lien sans fil suivant la phase des sous-porteuses.

Le système vu précédemment porte sur un lien SISO. A présent, nous considérons la technologie OFDM appliquée aux techniques des antennes multiples.

### Technologie OFDM combinée au CSTC

Le traitement met en œuvre un système de communication combinant le codage spatio-temporel par couches à la technique d'accès OFDM (CSTC-OFDM) [105] en bande de base avec  $K$  sous-porteuses OFDM,  $n_T$  antennes émettrices et  $n_R$  antennes réceptrices.

La figure 1.9 présente la structure du système.

La bande passante du système  $B$  est divisée en  $K$  sous-bandes. A chaque instant  $t$ , un bloc de bits de données est encodé pour générer un mot spatio-temporel symbolisé par une matrice  $X$




FIGURE 1.9 – Bloc diagramme d'un système  $2 \times 1$  combinant le CSTC et la technologie OFDM.

de taille  $n_T \times K$ . Pour simplifier la notation, le paramètre  $t$  est omis. La matrice  $X$  est donnée par l'expression suivante :

$$X = \begin{pmatrix} x_1^1 & x_2^1 & \dots & x_K^1 \\ x_1^2 & x_2^2 & \dots & x_K^2 \\ \vdots & \vdots & \ddots & \vdots \\ x_1^{n_T} & x_2^{n_T} & \dots & x_K^{n_T} \end{pmatrix}. \quad (1.50)$$

Chaque ligne de la matrice correspond à une ligne de transmission. Le nombre d'éléments d'une ligne équivaut à  $K$ , le nombre de sous-porteuses. Afin de prévenir les interférences avec les symboles émis précédemment, un préfixe cyclique (intervalle de garde) est inséré au début de chaque trame OFDM. Le préfixe cyclique consiste par exemple en une copie des  $L_p$  derniers échantillons (équivaut au nombre de multi-trajets dans le canal d'évanouissements) de la trame OFDM ou par l'insertion de zéros (*zero padding*). Cette méthode est également appliquée pour le système point à point présenté précédemment.

Au récepteur, le signal est ramené en bande de base, puis une transformée de Fourier discrète est appliquée sur la partie utile et le préfixe cyclique est supprimé pour chaque trame. La sortie du démodulateur OFDM pour la  $k^{\text{ième}}$  sous-porteuse ( $k = 1, 2, \dots, K$ ), à l'antenne réceptrice  $j$  ( $j = 1, 2, \dots, n_R$ ) est donnée par :

$$R_k^j = \sum_{i=1}^{n_T} H_{j,i}^k x_k^i + N_k^j, \quad (1.51)$$

où  $H_{j,i}^k$  constitue la réponse fréquentielle pour la sous-porteuse  $k$  entre l'antenne émettrice  $i$  et l'antenne réceptrice  $j$ . La stratégie de décodage peut s'appuyer sur le critère du maximum de vraisemblance comme suit :

$$\hat{\mathbf{X}} = \arg \min \sum_{j=1}^{n_R} \sum_{k=1}^K \left| R_k^j - \sum_{i=1}^{n_T} H_{j,i}^k x_k^i \right|^2. \quad (1.52)$$

Le décodage détermine ainsi le mot spatio-temporel le plus vraisemblable minimisant la distance euclidienne au carré. La réponse en fréquence du canal  $H_{j,i}^k$  est calculée en appliquant la transformée de Fourier discrète de la réponse à l'impulsion du canal  $h_{j,i}$ . Celle-ci est obtenue en utilisant une séquence de symboles pilotes ou par estimation aveugle.

La technologie OFDM peut être combinée à d'autres techniques de codage spatio-temporel et peut être associée à la technique d'accès CDMA pour définir la technologie MC-CDMA [59].

#### 1.4.2 Techniques de diversité de transmission dans les systèmes CDMA

La technologie CDMA ou AMRC<sup>19</sup> [67, 55, 46, 65] constitue la technique d'accès employée pour les télécommunications de troisième génération (T3G) pour obtenir de hauts débits, tout en ayant un grand nombre d'utilisateurs accédant au réseau. Dans les différents cas d'étude abordés dans ce chapitre, seule la voie descendante est considérée.

19. Accès Multiple par Répartition de Codes.

### Cas d'un lien point à point

Dans le cas d'un lien point à point et pour une communication à bande étroite, nous supposons que la station de base communique avec  $K$  stations mobiles ( $K$  usagers). Chaque symbole du  $k^{\text{ième}}$  usager,  $b_k$  (de période  $T_b$ ), est étalé (ou modulé) par une séquence d'étalement propre à l'utilisateur  $\mathbf{s}_k = [s_{k,1}, s_{k,2}, \dots, s_{k,N_c}]^T$  de taille  $N_c \times 1$ , avec  $N_c$  le facteur d'étalement. Nous supposons que les séquences d'étalement sont parfaitement orthogonales entre elles ( $\mathbf{s}_k^T \mathbf{s}_j = \delta_{kj}$ ). Chaque élément  $s_{k,i}$  représente un *chip* de période  $T_c$  et pris dans l'ensemble  $\left\{ \frac{-1}{\sqrt{N_c}}, \frac{+1}{\sqrt{N_c}} \right\}$ . Donc  $T_b = N_c T_c$ , avec  $N_c$  la longueur du code. L'expression du signal transmis par la station de base à l'instant  $t$  est donnée par le vecteur :

$$\mathbf{x}(t) = \sum_{k=1}^K b_k(t) \mathbf{s}_k. \quad (1.53)$$

Au récepteur, l'expression du signal reçu pour le  $k^{\text{ième}}$  usager, échantillonné à la fréquence  $\frac{1}{T_c}$ , est fournie par l'équation :

$$\mathbf{y}_k(t) = h_k(t) \mathbf{x}(t) + \mathbf{n}_k(t), \quad (1.54)$$

où  $h_k(t)$  modélise le coefficient complexe du canal (canal constant durant la transmission d'un symbole, soit  $T_s$ ) et  $\mathbf{n}_k(t)$  un vecteur de bruit blanc gaussien additif de moyenne nulle et de variance  $\sigma_n^2$ . Le signal reçu est intégré suivant le conjugué du code utilisé à l'émission,  $(\mathbf{s}_k)^H$ , d'où :

$$\tilde{b}_k(t) = h_k(t) b_k(t) + w_k(t), \quad (1.55)$$

avec  $w_k(t) = (\mathbf{s}_k)^H \mathbf{n}_k(t)$ . Le rapport signal à bruit (RSB) instantané est donné par :

$$SNR = \frac{|h_k(t)|^2}{\sigma_n^2}. \quad (1.56)$$

Plusieurs techniques de diversité de transmission permettent d'accroître le RSB et donc la qualité du signal reçu. Une technique simple consiste à transmettre le même signal via deux antennes. Celle-ci peut être réalisée en boucle ouverte ou boucle fermée (état du canal connu au transmetteur). Ces méthodes sont détaillées dans l'annexe B. Une autre méthode, dénommée étalement spatio-temporel (EST), peut être appliquée pour le traitement multi-antennes. Cette technique est présentée dans la section suivante.

### Etalement Spatio-Temporel

Dans un système à deux antennes émettrices et une antenne réceptrice, le flux initial,  $\{b_{k,l}\}$  ( $l$  : indice temporel discret), est dissocié en deux flux mineurs, soit  $\{b_{k,2l+1}\}$  et  $\{b_{k,2l+2}\}$ . Les signaux à transmettre à l'instant  $t$ ,  $\mathbf{x}_1(t)$  et  $\mathbf{x}_2(t)$ , sont construits en sélectionnant deux symboles auxquels un codage spécifique est appliqué :

$$\mathbf{x}_1(t) = \frac{1}{\sqrt{2}} (b_{k,2l+1} \mathbf{s}_{k1} - b_{k,2l+2} \mathbf{s}_{k2}), \quad (1.57)$$

$$\mathbf{x}_2(t) = \frac{1}{\sqrt{2}} (b_{k,2l+1} \mathbf{s}_{k2} + b_{k,2l+2} \mathbf{s}_{k1}). \quad (1.58)$$

Dans le but d'utiliser un seul code d'étalement par usager, les codes  $\mathbf{s}_{k1}$  et  $\mathbf{s}_{k2}$  de longueur  $2N_c$  sont construits à partir d'un seul code  $\mathbf{s}_k$  de longueur  $N_c$ . Nous avons  $\mathbf{s}_{k1} = \begin{pmatrix} \mathbf{s}_k \\ 0 \end{pmatrix}$  et  $\mathbf{s}_{k2} = \begin{pmatrix} 0 \\ \mathbf{s}_k \end{pmatrix}$ , de telle manière que l'orthogonalité entre ceux-ci soit préservée. Les équations précédentes peuvent être représentées sous forme matricielle :

$$\mathbf{X} = \frac{1}{\sqrt{2}} \mathbf{S} \mathbf{B}, \quad (1.59)$$

avec :

$$\mathbf{X} = \begin{pmatrix} \mathbf{x}_1 & \mathbf{x}_2 \end{pmatrix}, \quad (1.60)$$

$$\mathbf{S} = \begin{pmatrix} \mathbf{s}_{k1} & \mathbf{s}_{k2} \end{pmatrix}, \quad (1.61)$$

$$\mathbf{B} = \begin{pmatrix} b_{k,2l+1} & b_{k,2l+2} \\ -b_{k,2l+2} & b_{k,2l+1} \end{pmatrix}. \quad (1.62)$$

La matrice  $\mathbf{X}$  représente les signaux transmis sur deux périodes symboles (canal MISO supposé constant pour cette durée). Ce schéma de transmission peut être vu comme une application du schéma d'Alamouti aux systèmes CDMA [54]. Si  $N_c$  vaut 1, la matrice  $\mathbf{X}$  équivaut au schéma d'Alamouti pour des signaux réels. Il est à noter que la généralisation de ce schéma aux systèmes CDMA n'introduit aucune perte des ressources de transmission (codes et bande spectrale occupée).

En réception, les symboles sont détectés de manière indépendante. Le signal reçu pour le  $k^{\text{ième}}$  usager est donné par :

$$\mathbf{y}_k = h_{k1}\mathbf{x}_1 + h_{k2}\mathbf{x}_2 + n_k. \quad (1.63)$$

Dans un premier temps, le signal est désétaillé par les codes  $\mathbf{s}_{k1}$  et  $\mathbf{s}_{k2}$ , générant respectivement les signaux  $d_{k1}$  et  $d_{k2}$ , que nous pouvons représenter sous la forme vectorielle  $\mathbf{d}_k = (d_{k1} \ d_{k2})^T$ . Nous appliquons ensuite une combinaison spécifique en multipliant le vecteur  $\mathbf{d}_k$  par la matrice  $\mathbf{H} = \begin{pmatrix} h_{k1} & h_{k2} \\ h_{k2} & -h_{k1} \end{pmatrix}$ . Le vecteur résultant  $\tilde{\mathbf{d}}_k = (\tilde{d}_{k1} \ \tilde{d}_{k2})^T$  fournit les statistiques de décision. En prenant les parties réelles des signaux  $\tilde{d}_{k1}$  et  $\tilde{d}_{k2}$ , nous obtenons respectivement les statistiques de décision  $\tilde{b}_{k,2l+1}$  et  $\tilde{b}_{k,2l+2}$ . Le décodage basé sur le critère du maximum de vraisemblance permet ensuite de détecter les symboles transmis.

Ainsi, le codage appliqué à ce système peut être vu comme un code spatio-temporel en bloc adapté aux systèmes CDMA. Suivant une combinaison linéaire au transmetteur et au récepteur, le gain en diversité obtenu est maximum en utilisant un algorithme de décodage simple. De plus, un seul code d'étalement par usager est utilisé pour générer les deux codes, ne limitant pas ainsi le nombre d'utilisateurs. Ce schéma, au même titre que le schéma d'Alamouti, est généralisable aux systèmes à deux antennes émettrices et  $n_R$  antennes réceptrices, permettant ainsi d'atteindre un gain en diversité de  $2n_R$ .

Pour un nombre arbitraire d'antennes émettrices ( $n_T$ ), la construction d'un système par EST s'appuie sur la définition des matrices  $\mathbf{B}$  et  $\mathbf{H}$  qui doivent suivre la règle suivante :

$$\Re \{ \mathbf{H}^H \mathbf{H} \} = \sum_{i=1}^{n_T} |h_i|^2 \mathbf{I}_Q, \quad (1.64)$$

$$\mathbf{B}^T \mathbf{B} = \sum_{i=1}^Q |b_i|^2 \mathbf{I}_{n_T}, \quad (1.65)$$

pour des signaux réels, avec  $\mathbf{I}_Q$  ( $Q$  étant le nombre de symboles codés au transmetteur) et  $\mathbf{I}_{n_T}$  des matrices identité. En d'autres termes, les colonnes des matrices  $\mathbf{B}$  et  $\mathbf{H}$  doivent être orthogonales entre elles. Ainsi, pour un système à trois antennes émettrices, les matrices sont données par les expressions suivantes :

$$\mathbf{B}_3^r = \begin{pmatrix} b_1 & b_2 & b_3 \\ b_2 & -b_1 & b_4 \\ b_3 & -b_4 & -b_1 \\ b_4 & b_3 & -b_2 \end{pmatrix} \quad \mathbf{H}_3^r = \begin{pmatrix} h_1 & h_2 & h_3 & 0 \\ -h_2 & h_1 & 0 & h_3 \\ -h_3 & 0 & h_1 & -h_2 \\ 0 & -h_3 & h_2 & h_1 \end{pmatrix}, \quad (1.66)$$

avec un taux de transmission  $\frac{Q}{L_s}$  unitaire ( $L_s$  étant le nombre de périodes symbole pour coder un mot spatio-temporel). Dans le cas de signaux complexes et pour  $n_T > 2$ , ce taux est toujours inférieur à 1 puisque les schémas EST avec  $L_s = Q = n_T$  n'existent pas (cf. partie 1.2.2), d'où une perte en ressources de transmission.



Comparé au schéma de transmission en boucle ouverte vu dans l'annexe B, la technique de l'EST est moins intéressante. Le traitement posé par la technique de transmission en boucle ouverte est plus simple, ne nécessite pas d'hypothèses sur les variations du canal et n'est pas contrainte dans le cas où des symboles complexes sont transmis.

### 1.4.3 Codage spatio-temporel pour les systèmes CDMA

Dans la partie précédente, différentes techniques de diversité de transmission pour des systèmes CDMA ont été présentées. Celles-ci autorisent un gain en diversité maximum mais pas de gain de codage.

Dans cette partie, nous introduisons le codage spatio-temporel pour ces systèmes permettant à la fois un gain en diversité et de codage. Dans un premier temps, il est présenté la technologie HSDPA<sup>20</sup> qui peut être vue comme une extension de la technique W-CDMA<sup>21</sup> aux systèmes multi-antennes. Puis, ce schéma est associé au codage spatio-temporel en treillis (CSTT), définissant un système codé dans un contexte multi-usagers.

#### Technologie HSDPA

Afin d'obtenir un gain en diversité et en débit, la technologie HSDPA [108] a été proposée par le groupe de travail 3GPP<sup>22</sup> afin d'accroître le débit de données sur la voie descendante (station de base vers station mobile). Cette technique substitue deux caractéristiques importantes de la norme UTRAN<sup>23</sup>, débit et contrôle de puissance variables, par une technique de codage et de modulation adaptée (AMC<sup>24</sup>) aux variations du canal MIMO. Dans un tel système, les usagers en position favorable (proches de la station de base) se voient assigner des modulations complexes associées à des codes convolutifs à taux élevé (e.g. modulation 64 QAM avec des turbo codes de taux  $R = \frac{3}{4}$ ), tandis que les usagers en position défavorable (proches des limites d'une cellule) adaptent leur lien en appliquant une modulation et un taux de codage faibles (e.g. modulation QPSK avec  $R = \frac{1}{2}$ ).

#### Transmetteur

Ce module procède à un traitement spatio-temporel par couches, en boucle ouverte.

La figure 1.10 illustre la structure de l'émetteur pour la technique d'accès HSDPA. Le flux initial de symboles est démultiplexé en  $n_T \times N - 1$  sous-flux. Ceux-ci sont rassemblés par groupes comportant chacun  $n_T$  sous-flux qui sont étalés par le même code d'étalement  $s_i$ , pour  $i = 1, \dots, N - 1$ . Le paramètre  $N$  constitue le facteur d'étalement des symboles usagers. Suite à l'étalement spectral, les  $n_T \times N - 1$  signaux sont entrelacés de telle façon que les symboles étalés par un même code soient transmis par des antennes distinctes. Les différents sous-flux suite à l'entrelacement spatial sont additionnés entre eux. Pour chaque branche émettrice, une séquence de symboles d'apprentissage (séquence pilote) est introduite pour faciliter l'estimation du canal MIMO en réception. Les codes utilisés pour étaler ces séquences sont orthogonaux entre eux pour permettre une détection cohérente. Un code parmi les  $N$  codes disponibles est utilisé pour la génération des  $n_T$  codes.

#### Récepteur

L'architecture du récepteur est illustrée par la figure 1.11. Les signaux transmis sont perturbés par le canal MIMO et reçus par un réseau de  $n_R$  antennes. Les composantes essentielles du récepteur portent sur un module de synchronisation temporelle (filtre adapté aux codes employés à l'émission), un récepteur RAKE multi-dimensionnel effectuant le désétalement des signaux reçus,

20. High Speed Downlink Packet Access.

21. Wideband CDMA.

22. 3rd Generation Partnership Project.

23. UMTS Terrestrial Radio Access Network.

24. Adaptive Modulation and Coding.



FIGURE 1.10 – Architecture de l'émetteur composé de  $n_T$  antennes pour la technologie HSDPA.

FIGURE 1.11 – Structure du récepteur HSDPA.

un module d'estimation du canal MIMO et un circuit de décodage des symboles pour lequel différents algorithmes peuvent être implantés (cf. partie 1.3.2). Ensuite, le flux initial transmis est reconstitué en procédant à une conversion parallèle/série.

Pour des schémas de modulation complexes et un taux de codage élevé, les performances d'un tel système avoisinent plusieurs dizaines de Mbps pour les communications mobiles. La technologie d'accès HSDPA est présentée comme étant le système de téléphonie mobile pour la 3.5G.

Afin d'améliorer les performances de ce système, celui-ci peut être combiné au CSTT, comme présenté dans la partie suivante.

### Technologie CDMA combinée au CSTT

Soit un système CDMA, avec  $K$  usagers dans une cellule, couplé aux techniques de codage spatio-temporel en treillis (cf. annexe C).

### Transmetteur

La figure 1.12 présente le schéma de transmission (station de base) des signaux de  $K$  usa-




FIGURE 1.12 – Structure de l'émetteur (station de base) avec CSTT couplé à la technique d'accès W-CDMA, pour  $K$  usagers.

gers. Pour chacun d'eux, la séquence binaire  $\{b_k\}$  est encodée par un codeur spatio-temporel en treillis, en symboles (e.g. QPSK). Pour le  $k^{\text{ième}}$  usager, le vecteur  $\mathbf{x}_k$  constitué de  $n_T$  symboles,  $(x_k^1 \ x_k^2 \ \dots \ x_k^{n_T})^T$  est démultiplexé en  $n_T$  signaux étalés par la même séquence d'étalement, propre à l'utilisateur. Le  $i^{\text{ième}}$  symbole  $x_k^i$  est étalé par la séquence  $\mathbf{s}_k$  :

$$\mathbf{d}_k^i = x_k^i \cdot \mathbf{s}_k. \quad (1.67)$$

Le signal  $\mathbf{d}_k^i$  est ensuite additionné et transmis de telle façon que deux signaux étalés par le même code ne puissent être transmis par la même antenne. Pour l'ensemble des usagers et des symboles étalés, cette opération peut être vue comme un entrelacement dans l'espace et le temps.

En disposant d'un réseau d'antennes en réception, l'expression du signal reçu à la  $j^{\text{ième}}$  antenne est fournie par :

$$y^j(t) = \sum_{k=1}^K \sum_{i=1}^{n_T} \sum_{l=1}^{L_{j,i}^k} h_{j,i}^{k,l} \cdot d_k^i(t - \tau_{j,i}^{k,l}) + n^j(t), \quad (1.68)$$

avec  $L_{j,i}^k$ , le nombre de trajets du canal associant la  $i^{\text{ième}}$  antenne émettrice et la  $j^{\text{ième}}$  antenne réceptrice. Les paramètres  $h_{j,i}^{k,l}$  et  $\tau_{j,i}^{k,l}$  représentent respectivement le gain complexe et le retard associé au  $l^{\text{ième}}$  trajet. Il est généralement considéré, pour des raisons de simplification, que le nombre de trajets et les retards associés sont identiques d'un sous-canal à un autre composant le canal MIMO ( $\tau_{j,i}^{k,l} = \tau_{j,i}^{k,l}$ ).

### Récepteur

Pour un récepteur multi-usagers spatio-temporel basé sur le critère du MV, le détecteur sélectionne l'estimé des symboles transmis pour l'ensemble des usagers et des antennes émettrices, représenté par le vecteur  $\hat{\mathbf{x}}$  de taille  $1 \times n_T K$  :

$$\hat{\mathbf{x}} = (\hat{x}_1^1 \ \dots \ \hat{x}_K^1 \ \dots \ \hat{x}_1^{n_T} \ \dots \ \hat{x}_K^{n_T}). \quad (1.69)$$

Ce type de détecteur complexifie le traitement en réception. Une alternative à ce détecteur regroupe un filtre adapté spatio-temporel et un décodeur CSTT pour chaque usager, ce qui simplifie la structure du récepteur.




FIGURE 1.13 – Structure du récepteur CSTT-WCDMA intégrant un filtre adapté spatio-temporel.

La figure 1.13 présente la structure du détecteur. Le vecteur  $\hat{\mathbf{y}}_k$  représente la sortie du filtre adapté pour le  $k^{\text{ième}}$  usager. Ce vecteur se compose de  $n_T$  signaux :  $(\hat{y}_k^1 \dots \hat{y}_k^{n_T})^T$ . Chaque signal  $\hat{y}_k^i$  représente la statistique de décision du signal issu de la  $i^{\text{ième}}$  antenne. Cette sortie est obtenue en déséchant les  $n_R \times L_p$  signaux reçus, pondérés ensuite par le conjugué des coefficients du canal correspondant et en sommant les  $n_R \times L_p$  répliques. Le vecteur  $\hat{\mathbf{y}}_k$  est ensuite traité par le décodeur CSTT qui estime la séquence  $\{\hat{b}_k\}$  transmise. Ce décodeur utilise par exemple l'algorithme de Viterbi.

Ce récepteur multi-usagers (ou multi-codes pour un même usager), basé principalement sur un filtre adapté spatio-temporel, démodule le signal reçu en s'appuyant sur les codes d'étalement, en supposant une synchronisation temporelle et une connaissance du canal MIMO parfaites. Cependant, ses performances se dégradent en raison des interférences dues aux multiples trajets, usagers et antennes. Afin de réduire celles-ci, le détecteur basé sur le critère de l'EQMM constitue une alternative intéressante. Celui-ci applique une transformation linéaire aux vecteurs  $\mathbf{y}$  de telle façon que l'erreur au sens des moindres carrés entre le vecteur résultant et le vecteur  $\mathbf{x}$  soit minimale. Du point de vue structurel, un étage supplémentaire, appliquant cette transformation, est ajouté en sortie du filtre adapté de la figure 1.13. Néanmoins, ce récepteur ne supprime pas complètement l'interférence due à l'accès multiple.

Comparé aux deux schémas de détection introduits précédemment, le détecteur EQMM itératif spatio-temporel se distingue par de meilleures performances. Le principe consiste à estimer l'interférence pour la  $i^{\text{ième}}$  antenne émettrice et le  $k^{\text{ième}}$  usager, en régénérant et en additionnant les signaux de tous les usagers pour toutes les antennes, excepté le signal du  $k^{\text{ième}}$  usager provenant de la  $i^{\text{ième}}$  antenne. Après chaque itération de décodage, les sorties des décodeurs sont utilisées pour mettre à jour les probabilités à priori sur les symboles transmis. Celles-ci sont employées pour déterminer, à chaque itération, les coefficients des filtres directs et des filtres à retour de décision.

## 1.5 Synthèse

Les techniques à entrées multiples et sorties multiples ne se limitent pas uniquement à celles présentées dans les sections précédentes. Par exemple, les CSTB (cf. section 1.2) possèdent l'avantage d'obtenir un gain en diversité intéressant, tout en appliquant un processus de décodage relativement simple. Cependant, aucun gain de codage n'est apporté et le taux de codage n'est pas systématiquement unitaire. Une famille d'architectures, dénommée *codage spatio-temporel en treillis* (cf. annexe C), regroupant le codage de canal, la modulation, la diversité de transmission et de réception permet de combattre les phénomènes d'évanouissements. Les turbo-codes spatio-temporels en treillis [105] (cf. chapitre 5) fournissent également des résultats intéressants. D'autre part, la connaissance du canal à l'émission, par des méthodes de duplexage, peut améliorer les performances de la communication en appliquant des techniques de précodage [6, 19]. Il en est de même pour la formation de voies [68] qui peut être vue comme un cas particulier de ces techniques de précodage/décodage. Plusieurs travaux [35, 68, 106] comparent les principaux algorithmes de détection pour un même contexte d'application.

Les techniques présentées peuvent être combinées entre elles pour bénéficier des avantages de l'une et compenser les inconvénients de l'autre, telles que le CSTC-OFDM (cf. partie 1.4.1) et le CSTT-WCDMA (cf. partie 1.4.3). L'exemple le plus marquant porte sur la combinaison des techniques OFDM et CDMA, le MC-CDMA [59], candidat privilégié pour la mise en œuvre des services de quatrième génération (4G) pour lesquels sont envisagés des débits de 100 Mb/s et 1 Gb/s, respectivement pour des systèmes cellulaires mobiles et des systèmes fixes.

Ainsi, les techniques de traitement multi-antennes abondent dans la littérature et ce chapitre ne cite qu'un sous-ensemble représentatif de cette technologie. Cependant, la complexité des algorithmes réduit les degrés de liberté en ce qui concerne la conception de circuits performants faible coût effectuant ces traitements en temps réel, en vue d'une intégration au sein de systèmes embarqués ; d'où un compromis performances/complexité à faire suivant les objectifs à atteindre. Un choix peut être établi selon les contraintes imposées qui peuvent être :

- la qualité de service exigée,
- le débit de données à atteindre,
- les contraintes matérielles : nombre d'antennes, surface silicium disponible, durée de vie de la batterie, ...
- les caractéristiques du canal de propagation,
- la connaissance du canal sans fil au transmetteur,
- ...

Pour finir, les systèmes multi-antennes impliquent l'intégration d'algorithmes de codage et des techniques de réception variées et complexes au vu de la puissance de calcul nécessaire (cf. partie 1.3.2). La diversité des traitements et le degré de liberté quant à la définition de nouveaux schémas de détection justifient l'introduction du prototypage rapide et la disposition de supports matériels performants et flexibles, pour évaluer rapidement le potentiel de ces systèmes. La partie suivante propose une revue de littérature de plusieurs implantations matérielles et les méthodes appliquées pour mettre en œuvre ces techniques sans fil.



## Chapitre 2

# Circuits pour systèmes multi-antennes et prototypage rapide

L'avènement des systèmes multi-antennes complexifie considérablement le processus d'intégration de ceux-ci, et particulièrement le développement de systèmes embarqués faible consommation, plus généralement faible coût. Le gain acquis en termes de capacité du canal sans fil entraîne à l'inverse une augmentation des ressources matérielles nécessaires.

Cette partie présente une synthèse sur le développement de plusieurs supports matériels, intégrant différents traitements multi-antennes en bande de base, et introduit le principe de *prototypage rapide*.

Il est à noter que la littérature fourmille de travaux portant sur l'implantation matérielle de systèmes mono et multi-antennes et les outils de prototypage rapide. Ce document ne constitue qu'un exposé d'un sous-ensemble de ces travaux, utile quant à la compréhension des chapitres 3 et 4.

Dans un premier temps, un état de l'art de plusieurs circuits développés est présenté. Le traitement en bande de base peut être dissocié en deux parties majeures : détection initiale et détection secondaire (ou multi-couches). La détection initiale regroupe les fonctions essentielles à intégrer dans un terminal mobile pour un fonctionnement réel. Elle concerne principalement le contrôle du gain pour chacune des branches réceptrices, la correction du décalage fréquentielle, la synchronisation temporelle, la détection des multiples trajets dans un canal large bande, l'estimation du canal sans fil MIMO et la génération des statistiques sur les signaux transmis. La détection secondaire porte sur le décodage des vecteurs de symboles transmis, pour lequel différentes méthodes, énumérées dans le chapitre précédent, peuvent être appliquées.

La seconde partie introduit le principe de prototypage rapide et décrit plusieurs plates-formes de prototypage développées jusqu'à maintenant.

## 2.1 Circuits existants : état de l'art

La figure 2.1 présente la structure simplifiée d'un système embarqué sans fil, constitué d'une seule antenne, pour des communications point à point. Elle est dissociée en deux parties principales, de nature différente, que sont le traitement analogique et le traitement numérique en bande de base.

Le traitement analogique [41, 15] regroupe les fonctions d'émission et de réception des signaux radio via une antenne, de duplexage pour n'utiliser qu'une seule voie de communication, de génération de fréquence, d'amplification de puissance (AP), d'amplification faible bruit (AFB), de filtrage analogique, de mélangeur, de transposition de fréquence, d'amplificateurs à gain variable (AGV) pour contrôler la puissance des signaux émis et reçus, de convertisseurs analogique/numérique (CAN) et numérique/analogique (CNA). Le traitement analogique pour la partie radio fréquence (RF) ne constitue pas le propos de ce document. Le traitement en bande de base, appliqué aux signaux numériques, peut être décomposé en quatre parties majeures que sont :




FIGURE 2.1 – Structure simplifiée d'un système embarqué sans fil, constitué d'une seule antenne.

- le pré-traitement,
- la synchronisation (temporelle et fréquentielle),
- l'estimation du canal sans fil,
- la détection des signaux transmis.




FIGURE 2.2 – Modèle simplifié d'un terminal sans fil, intégrant un réseau de  $n$  antennes ( $n_T = n_R = n$ ).

La figure 2.2 présente l'extension du schéma point à point, présenté par la figure 2.1, aux terminaux multi-antennes, avec  $n_T = n_R = n$ . Les fonctions en bande de base restent inchangées mais la complexité de chacune est augmentée, en fonction du nombre de flux<sup>1</sup>, pour traiter non plus un signal, mais plusieurs sources d'information.

1. Il est préférable d'utiliser le terme *flux* que celui d'*antenne* de manière générale puisqu'il est possible d'appliquer des méthodes de sélection d'antennes pour lesquelles le nombre d'antennes est supérieur au nombre de flux à traiter.



Certains traitements traditionnels point à point peuvent être utilisés pour chacune des branches composant les systèmes multi-points. A la dimension temporelle s'ajoute une nouvelle dimension qui est l'espace.

Dans les sections suivantes, les principales fonctions du traitement en bande de base sont présentées en s'appuyant sur l'analyse de plusieurs réalisations matérielles. L'étude débute par l'étape de pré-traitement.

### 2.1.1 Pré-traitement

Suite à la numérisation des signaux, la première étape, dénotée *pré-traitement*, peut regrouper différentes opérations visant des objectifs distincts. La qualité de ces opérations influe directement sur les performances du système général.

L'une des problématiques porte sur le contrôle de la dynamique des données en sortie des CANs, dans le but d'ajuster la puissance du signal, en cas de saturation ou de fortes atténuations. D'autre part, la largeur des données est en général réduite, dans le but de minimiser la complexité du processeur en bande de base.

#### Contrôle du gain en sortie des convertisseurs analogique/numérique

Dans [1], il est présenté le développement d'un système MIMO, s'appuyant sur la technique d'accès W-CDMA<sup>2</sup> [55, 109], et précisément en considérant la voie descendante. Le système réalisé est composé de quatre antennes émettrices et quatre antennes réceptrices. En fixant le facteur d'étalement (FE) à 32, ce schéma autorise un débit de 1 Mbps par usager.

Les échantillons reçus sont codés initialement sur 14 bits dont 8 bits sont sélectionnés pour limiter la complexité matérielle en aval du traitement, et ce par un circuit effectuant le contrôle automatique du gain. Pour améliorer les performances du système, la puissance des signaux est calculée séparément et pour chacun des flux est appliqué un contrôle du gain adapté et indépendant. Dans [87], l'approche est identique.

Dans [1], au lieu d'opérer un contrôle identique pour tous les flux, celui-ci tient compte du fait que les évanouissements du signal reçu par une antenne sont aléatoires et indépendants des autres signaux reçus. Le calcul est effectué en observant 1024 échantillons consécutifs et le contrôle est effectué à la vitesse de fluctuation du canal MIMO. L'estimation de la puissance nécessite l'évaluation de la magnitude, donnée par l'expression suivante :

$$\|y_n\| = \sqrt{\Re\{y_n\}^2 + \Im\{y_n\}^2}. \quad (2.1)$$

Ce calcul est coûteux puisqu'il implique des multiplieurs et l'opérateur racine carrée. Pour simplifier celui-ci, une approximation est introduite dans [1], dont l'expression est la suivante :

$$\|y_n\| \approx \frac{3}{8} (|\Re\{y_n\}| + |\Im\{y_n\}|) + \frac{5}{8} \max(|\Re\{y_n\}|, |\Im\{y_n\}|). \quad (2.2)$$

Celle-ci supprime les multiplications et le calcul de la racine carrée. Elle nécessite seulement des additions et des soustractions :

- le calcul de la valeur absolue est réduit à une addition et quelques portes logiques,
- le calcul du maximum est réduit à une soustraction et à l'évaluation du signe du résultat (bit de poids fort),
- la multiplication par les coefficients  $\frac{3}{8}$  et  $\frac{5}{8}$  est substituée par des opérations de décalage à droite et des additions.

Le circuit est donc constitué d'opérateurs moins complexes : un additionneur/soustracteur, un décaleur et quelques portes logiques. Il est à souligner que cette approximation peut être utilisée pour calculer la distance euclidienne au carré, en élevant au carré ce résultat (multiplication réelle).

---

2. Wideband-Code Division Multiple Access.

Cette possibilité n'est pas remarquée dans [1] puisqu'elle pourrait être utilisée dans l'exécution de l'algorithme de détection basé sur le critère du MV<sup>3</sup>, développé et simulé dans ces travaux.

Dans [33], une autre approximation, nécessitant moins d'opérations, est proposée :

$$\|y_n\| \approx \frac{1}{2} \min(|\Re\{y_n\}|, |\Im\{y_n\}|) + \max(|\Re\{y_n\}|, |\Im\{y_n\}|). \quad (2.3)$$

Celle-ci fournit une erreur, entre le cas idéal et le cas approximé, plus importante. Une autre méthode, dénommée approximation de Manhattan [14], réduit de nouveau ce calcul à l'expression suivante :

$$\|y_n\| \approx |\Re\{y_n\}| + |\Im\{y_n\}|. \quad (2.4)$$

Cette approximation fournit également une erreur plus importante que dans l'équation (2.2). Pour finir, ce calcul peut être minimisé en substituant l'opération d'addition par la sélection de la valeur maximale entre les parties réelle et imaginaire [11], dont l'expression est donnée par :

$$\|y_n\| \approx \max(|\Re\{y_n\}|, |\Im\{y_n\}|). \quad (2.5)$$

En somme et dans le but légitime de réduire la complexité du circuit, le calcul de la magnitude d'un signal complexe peut être approché selon différentes manières. Il reste à spécifier le seuil de tolérance sur l'erreur générée par l'approximation. Dans [11], les approximations données par les équations (2.4) et (2.5) sont appliquées pour concevoir l'algorithme de décodage sphérique. L'impact de celles-ci, en termes de TEB<sup>4</sup>, est simulé et des courbes de performance sont fournies en comparaison avec le cas idéal (cf. équation (2.1)). Pour cette technique de décodage, elles montrent que la perte en dB reste minime pour de faibles RSB<sup>5</sup> et de l'ordre d'un dB pour de forts RSB.

Dans [31], il est exposé un système dans une même puce (ou SoC<sup>6</sup>), effectuant le traitement en bande de base d'un terminal mobile W-CDMA complet. Ce système est constitué de deux antennes réceptrices. L'approximation introduite par l'équation (2.4) est implantée pour calculer la magnitude de chacun des deux flux. Le maximum des deux magnitudes est sélectionné, puis traité pour contrôler l'amplificateur à gain variable (AGV). Le contrôle est identique pour les deux flux d'échantillons entrant, contrairement à celui appliqué dans [1] qui est disjoint.

Ces différentes approximations constituent un intérêt certain pour la conception de systèmes complexes puisqu'elles réduisent le type et le nombre d'opérations, et donc la puissance consommée.

Une autre contrainte des systèmes embarqués mobiles porte sur le décalage fréquentiel, causé par l'imperfection des circuits analogiques et par le contexte de transmission et la mobilité du terminal (effet Doppler). Ce décalage en fréquence peut être corrigé dans cette première étape mais l'estimation de ce décalage est effectuée par le module de synchronisation.

## Compensation du décalage en fréquence

L'imperfection des chaînes RFs (en particulier les oscillateurs) et l'effet Doppler peuvent entraîner des décalages en fréquence. Dans [87], pour la technologie OFDM, l'estimation du décalage est basée sur l'algorithme Schimdl-Cox [97], impliquant six multiplications réelles. Le circuit de correction utilise un seul multiplieur complexe.

Dans [1], supposé de l'ordre de quelques kilohertz, le décalage est estimé suivant la variation de la phase d'un signal pilote. La compensation est effectuée en utilisant un oscillateur (contrôlé numériquement) et un rotateur complexe. Dans [10], le circuit d'estimation et de compensation

---

3. Maximum de Vraisemblance.

4. Taux d'Erreur Binaire.

5. Rapport Signal à Bruit.

6. System On Chip.

du décalage en fréquence est détaillé. La structure choisie porte sur un schéma à boucle directe (cf. figure 8a dans [10]), basé sur l'estimation de la phase des symboles pilotes (cf. figure 10b dans [10]). Cette estimation s'appuie sur une division suivie de la fonction *arctangente* qui est approximée suivant l'expression :

$$\arctan(y) = 0,7918 \times y + 0,0493, \quad (2.6)$$

avec  $y \in [0 \dots 1]$ .

Au niveau matériel, le circuit occupe peu de place comparé au circuit de filtrage de racine de cosinus surélevé ou d'estimation du canal MIMO (cf. tableau 1 dans [10]). Dans [31], le décalage fréquentiel est également compensé en s'appuyant sur des séquences de symboles pilotes.

D'autres techniques améliorent également la détection, e.g. la correction de l'erreur introduite par l'imperfection du processus d'échantillonnage [31].

Les circuits effectuant le contrôle du gain et la compensation du décalage en fréquences ne constituent pas des ressources critiques, au sens où elles nécessitent une puissance de calcul importante. De plus, ces contrôles s'effectuent par bloc d'échantillons. Néanmoins, en vue d'une implantation réaliste, pour un fonctionnement en temps et en environnement réels, ces modules sont indispensables. En ce sens, les travaux présentés dans [1, 31] constituent une source d'informations pertinente.

Un module complémentaire, requérant une puissance de calcul plus importante, porte sur le filtrage à la fréquence des échantillons, en sortie des CANs.

### Filtrage en sortie des convertisseurs analogique-numérique

Nous distinguons deux types de filtrage, l'un portant sur l'interférence entre symboles et le second sur la correction adaptative, de manière générale, des distorsions introduites par le canal sans fil sur les signaux reçus.

### Filtre de racine de cosinus surélevé

Dans le cadre de la téléphonie de troisième génération, fixée par la norme UMTS<sup>7</sup>, retenue par l'association 3GPP<sup>8</sup>, le filtre de racine de cosinus surélevé (RCS) est intégré au sein de la couche physique. A l'émission, le signal avant filtrage est sur-échantillonné d'un facteur (FS)<sup>9</sup> qui est fixé en pratique à une valeur entre 2 et 8 [49].

Cette classe particulière de filtres met en forme les impulsions pour minimiser l'interférence entre les symboles (IES) et la bande de fréquences occupée [89, 99]. Dans le domaine temporel, la réponse à l'impulsion du filtre  $F_{RCS}(t)$  est donnée par :

$$F_{RCS}(t) = \frac{\sin\left(\pi \frac{t}{T_c}(1 - \alpha)\right) + 4\alpha \frac{t}{T_c} \cos\left(\pi \frac{t}{T_c}(1 + \alpha)\right)}{\pi \frac{t}{T_c} \left(1 - \left(4\alpha \frac{t}{T_c}\right)^2\right)}, \quad (2.7)$$

avec une largeur de bande en excès de 0,22 (coefficient de retombée).

La figure 2.3 illustre la réponse à l'impulsion en temps du filtre. La longueur du filtre  $L_{RCS}$  est fixée à 48, le facteur de suréchantillonnage à 4. La réponse en fréquences du filtre est donnée par la figure 2.4.

L'intérêt quant à la conception de ce filtre porte sur la puissance de calcul importante, suivant  $FS$  et la longueur du filtre, requise pour implanter le traitement puisque celui-ci est réalisé à la fréquence d'arrivée des échantillons.

7. Universal Mobile Telecommunications System.

8. Third Generation Partnership Project.

9. Le signal reçu est sur-échantillonné d'un facteur  $FS$  par rapport à la fréquence *chip*, fixée à 3,84 MHz.




FIGURE 2.3 – Réponse à l'impulsion en *temps* du filtre de racine de cosinus surélevé, de longueur 48, pour un facteur de suréchantillonnage (FS) de 4 et une quantification en précision infinie.




FIGURE 2.4 – Réponse à l'impulsion en *fréquences* du filtre de racine de cosinus surélevé, de longueur 48, pour  $FS = 4$  et une quantification en précision infinie.

Plusieurs méthodes sont envisageables pour implanter ce filtre. Dans [31], suite au contrôle du gain, les échantillons sont codés sur 6 bits. Le facteur FS est fixé à quatre. Le signal est ensuite traité par un filtre de RCS sur 29 points dont les coefficients sont codés en chiffres canoniques avec signe<sup>10</sup> [86] (cf. chapitre 13, p. 505).

**Implantation suivant un codage en chiffres canoniques avec signe.** Dans le but de réduire la surface et la puissance consommée, cette technique consiste à encoder une valeur fixe, e. g. les coefficients multiplicateurs d'un filtre, de telle façon que cette donnée contienne le plus petit nombre de bits non nuls. L'opération de multiplication est substituée par des opérations de décalage, d'additions et de soustractions ; en minimisant également le nombre d'opérations. Ainsi, le multiplieur est substitué par un ensemble de décaleurs et d'additionneurs-soustracteurs. Néanmoins, cette technique est difficilement réalisable pour les filtres adaptatifs puisque les coefficients de ceux-ci ne sont pas fixes et peuvent varier dans le temps. Pour le filtre RCS, les coefficients sont fixes.

Dans [31], au transmetteur, le signal étalé et embrouillé, est sur-échantillonné d'un facteur 2.

10. en anglais : Canonic Signed Digit (CSD).

Celui-ci est ensuite traité par un filtre de RCS sur 17 points, suivi d'un filtre demi-bande polyphase sur 15 points. Le gain avancé d'une telle structure, comparé à un filtre de 33 points, précédé d'un sur-échantillonnage d'un facteur 4, est évalué à 50%. La sortie est codée sur 8 bits.

**Décomposition en plusieurs phases.** La transformation algorithmique en filtres polyphases constitue également un procédé avantageux [86] (cf. chapitre 9, p. 255). Cette méthode modifie la structure primaire d'un filtre en une structure optimisée. Ce processus de parallélisation des unités permet d'accélérer l'opération de filtrage ou/et de réduire la consommation d'énergie. Par exemple, un filtre à RIF<sup>11</sup> numérique sur  $N$  points est transformé en plusieurs filtres parallèles, en le décomposant en plusieurs phases.




FIGURE 2.5 – Structure d'un filtre polyphase, issu de la décomposition en 2 phases d'un filtre FIR sur  $N$  points.

La figure 2.5 présente la structure d'un filtre polyphase d'ordre 2. A chaque période, ce filtre prend en entrée un bloc de deux échantillons consécutifs,  $x(2k)$  et  $x(2k+1)$ , et génère en parallèle deux sorties,  $y(2k)$  et  $y(2k+1)$ .

Par rapport à la structure originelle, la complexité de calcul reste inchangée. En prenant deux échantillons en entrée, le nombre de multiplications est de  $2N$  et le nombre d'additions, de  $2(N-1)$  pour générer deux sorties. Néanmoins, la fréquence de traitement peut être réduite d'un facteur deux, autorisant une réduction de la tension d'alimentation du circuit et par conséquent de la puissance consommée. D'autres transformations peuvent être appliquées pour réduire le nombre de multiplications, au coût d'une augmentation du nombre d'additions [86].

Dans [42], le filtre de RCS de longueur 32 est décomposé en quatre phases et implanté au sein du PTS<sup>12</sup> C67 de la compagnie Texas Instruments. Dans [10], les résultats d'implantation (au sein du FPGA V1000 de Xilinx) d'un système MIMO-WCDMA (4, 4) montrent, sans considérer l'algorithme de détection, que les parties les plus complexes sont le module de recherche des multiples trajets dans un canal large bande (20 % des ressources) et du circuit de filtrage de RCS (16 %).

D'autres types de filtres peuvent être intégrés en sorties des CANs. Un filtrage adaptatif peut être appliqué pour compenser l'ensemble des distorsions induites par le canal sans fil MIMO.

### Filtre adaptatif

Étudiée dans [30], l'implantation d'un égaliseur basé sur le critère de l'EQMM, pour des communications cellulaires, implique la connaissance du canal sans fil et l'estimation du niveau d'interférence au sein de la cellule et issue des cellules adjacentes. L'introduction d'un égaliseur adaptatif constitue une alternative intéressante comme vu dans le premier chapitre (cf. partie 1.3.2), puisqu'il ne requiert pas ces connaissances. De plus, pour des communications CDMA,

11. Réponse Impulsionnelle Finie.

12. Processeur de Traitement du Signal.

l'orthogonalité des codes est dégradée par le canal dispersif en temps et l'insertion d'un égaliseur adaptatif permet de restaurer, de manière approximative, cette orthogonalité [30].

Dans [33], Garrett *et al.* détaillent la structure d'un ASIC<sup>13</sup>, conçu pour la détection de signaux appliqués pour la technologie HSDPA<sup>14</sup> (cf. partie 1.4.3, chapitre 1). Le récepteur développé autorise un débit de 28,8 Mbps sans codage de canal ou 14,4 Mbps avec un taux de codage de 1/2. Globalement, ce circuit met en œuvre un algorithme de détection spatio-temporel adaptatif (algorithme NLMS<sup>15</sup>), suivi d'un circuit de décodage basé sur le critère du MV (génération de décisions souples). L'égaliseur adaptatif proposé compense, dans l'espace et dans le temps, les distorsions induites par le canal MIMO.

Cette égalisation s'appuie sur les séquences de symboles pilotes transmises (séquences d'apprentissage pour le filtre), pour converger vers une solution optimale au sens des moindres carrés. Cet algorithme est détaillé dans [111]. Les coefficients sont mis à jour tous les  $G$  *chips* (paramètre variable de 5 à 15). Pour chaque sous-canal<sup>16</sup>, un filtre de longueur  $N$ , fixé à 30 (longueur de la séquence d'échantillons filtrée), est inséré.




FIGURE 2.6 – Structure d'un filtre adaptatif spatio-temporel, constitué de  $n_R \times n_T$  filtres au récepteur.

La figure 2.6 présente la structure de ce module, constitué de  $n_R \times n_T$  filtres. Comme illustré, les sorties des filtres traitant les flux de données émis par l'antenne  $j$  sont sommées pour générer une estimée du chip  $y_j$ . L'erreur est calculée en se basant sur le signal pilote  $s_j^{pilote}$ . Les opérations de multiplication, d'addition et d'accumulation sont effectuées sur des nombres complexes. En comparaison avec le filtrage de RCS, présenté précédemment, qui est appliqué séparément sur chacune des deux voies, en phase et en quadrature, la complexité du circuit est augmentée. Néanmoins, ces deux types de filtrage ne sont pas comparables au niveau fonctionnel.

Le filtrage adaptatif est appliqué à la fréquence d'arrivée des échantillons, caractérisant ce filtre spatio-temporel comme étant un élément gourmand en termes de puissance de calcul. Plusieurs corrélateurs sont positionnés aux entrées et aux sorties des filtres. L'erreur est ensuite évaluée

13. Application Specific Integrated Circuit.

14. High Speed Downlink Packet Access.

15. Normalized Least Mean Square.

16. Chaque sous-canal peut être vu comme une source d'information du signal transmis.

en s'appuyant sur la séquence pilote connue. Cette technique est détaillée dans [30] pour une communication point à point.

Dans [33], le nombre d'antennes est fixé à quatre de part et d'autre du lien, soit 16 filtres au total. La fréquence d'horloge est fixée à 122,88 MHz. En sortie des CANs, les échantillons sont codés sur 8 bits pour chacune des deux voies et stockés dans une mémoire comportant 64 mots de 64 bits chacun ( $2 \times 8 \times n_R = 2 \times 8 \times 4 = 64$  bits). Pour chaque flux de données émis, et donc pour un ensemble de quatre filtres, une mémoire de 30 mots de 128 bits chacun est intégrée, à savoir  $n_T = 4$  blocs mémoires de cette taille pour l'ensemble du filtre. Chaque coefficient complexe est codé sur 32 bits, 16 bits pour la partie réelle et 16 bits pour la partie imaginaire. Seuls les 8 bits de poids fort sont utilisés pour l'opération de filtrage. La précision de 16 bits est gardée pour le processus de mise à jour des coefficients. Il est supposé que l'étalement temporel induit par le canal ne dépasse pas 15 *chips*, soit 3,9  $\mu$ s. La longueur des filtres est conditionnée par l'étalement temporel supposé et l'étude considère uniquement le cas d'un canal à évanouissements plats. Dans un environnement réel et pour des canaux sélectifs en fréquence, ce retard peut atteindre 1 ns en milieu fermé et 20  $\mu$ s en milieu rural [49].

Ainsi, cette égalisation en amont du traitement en réception implique la mémorisation de plusieurs blocs d'échantillons, suivant le nombre d'antennes réceptrices. Globalement, trois propriétés caractérisant cette partie du circuit peuvent être soulignées :

- nombre d'opérations complexes important,
- nombre élevé d'unités de mémorisation,
- nombreux corrélateurs.

D'autre part, l'algorithme NLMS nécessite l'opération de division pour mettre à jour les coefficients. Pour supprimer cette opération, le numérateur et le dénominateur sont approximés en puissance de deux, comme suit :

$$f(e_p + je_q) = \text{sgn}(e_p)2^{\lfloor \log_2 |e_p| \rfloor} + j\text{sgn}(e_q)2^{\lfloor \log_2 |e_q| \rfloor}, \quad (2.8)$$

La fonction  $\text{sgn}(x)$  retourne le signe de  $x$ . Cette approximation réduit ainsi la division, opération coûteuse, à des opérations de décalage et d'addition. Un ensemble de quatre décaleurs et deux additionneurs remplace l'opérateur diviseur. Néanmoins, aucune courbe ou tout autre information n'est fournie pour illustrer l'impact de cette approximation sur les performances du système.

Il est à noter que différents modes de fonctionnement sont proposés tel qu'un fonctionnement  $1 \times 4$  ou la réduction de la longueur du filtre suivant les conditions de transmission du canal, i.e. un faible étalement temporel. Cet aspect est particulièrement remarquable, au sens où il introduit la notion d'architectures adaptatives, présentée ici dans le quatrième chapitre.

Cependant, cette égalisation à la fréquence d'échantillonnage constitue un traitement critique en termes de puissance consommée. En effet, les résultats publiés montrent que celle-ci atteint 434 mW, pour le système (4, 4) QPSK et 10 canaux alloués à un usager. La principale source de consommation provient du filtre spatio-temporel adaptatif. Par exemple, pour cette configuration, la réduction de la longueur du filtre de 5 à 15 chips abaisse cette consommation de 40 %. Une égalisation à la fréquence chip réduirait le nombre d'opérations et donc cette consommation. D'autre part, une décomposition en plusieurs phases du filtre adaptatif [86] constituerait une voie intéressante pour optimiser les nombreux filtres insérés.

Ce travail reste néanmoins remarquable par le niveau de détails fournis sur la structure du circuit développé. Il fournit des informations concrètes et précises sur la conception de cette méthode d'égalisation pour les systèmes multi-antennes dans un contexte CDMA.

Dans [81], il est proposé de substituer l'algorithme NLMS implanté par un filtre RLS, pour la technologie HSDPA. Celui-ci est plus complexe en termes d'opérations et numériquement moins stable, mais converge plus rapidement. Pour réduire cette complexité, il est suggéré de mettre à jour les coefficients du filtre uniquement si l'erreur calculée est supérieure à un seuil prédéfini.

Dans [33, 81], la synchronisation temporelle n'est pas traitée et supposée acquise. La partie suivante discute de cette fonction.

### 2.1.2 Synchronisation temporelle et estimation du canal sans fil

Pour le cas des communications sans fil CDMA [55] dans une large bande de fréquences, ces deux fonctions sont étroitement liées.

Dans [1], cette étape est la plus complexe en termes d'opérations. La longueur du canal large bande est supposée de 16 chips soit un étalement temporel maximum de  $4,17 \mu s$ , ce qui est faible mais réduit la complexité du traitement. En pratique, le canal large bande peut être sondé sur  $20 \mu s$ , pour détecter un maximum de trajets et améliorer ainsi l'étape de détection. L'estimation du canal peut être effectuée sur 1, 2, 4 ou 8 symboles pilotes, suivant le contexte de transmission (niveau de bruit et d'interférences).

Ce module procède aux calculs des points de corrélation. Il effectue la corrélation avec les symboles pilotes transmis. Ces informations sont ensuite transmises au module de détection des multiples trajets qui détermine dans un premier temps les positions des trajets les plus significatifs. Pour chacun d'eux, l'estimé du coefficient complexe d'évanouissement est extrait et transmis au RAKE spatio-temporel. En supposant une faible distance entre les antennes, il est supposé pour des communications dans un canal large bande, que les retards associés aux multiples trajets sont identiques d'un sous-canal à un autre. Il sera vu, dans le troisième chapitre, que cette hypothèse réaliste peut simplifier considérablement le module de recherche des multiples trajets (RMT) pour des systèmes multi-antennes.

Dans [1], le profil de puissance en délai (PPD) est déterminé pour chaque sous-canal. Pour ce système (4, 4), 16 PPDs sont calculés. Un profil de puissance conjoint est ensuite évalué, en procédant à une combinaison non-cohérente de l'ensemble des 16 PPDs, dont l'expression est donnée par :

$$\sqrt{P_H} \approx \sum_{i=0}^{n_R-1} \sum_{j=0}^{n_T-1} \left| \Re \{ \hat{h}_{i,j} \} \right| + \left| \Im \{ \hat{h}_{i,j} \} \right|, \quad (2.9)$$

avec  $n_T$ ,  $n_R$  et  $\hat{h}_{i,j}$  ; respectivement le nombre d'antennes émettrices, le nombre d'antennes réceptrices et l'estimé du coefficient complexe du sous-canal entre la  $j^{\text{ième}}$  antenne émettrice et la  $i^{\text{ième}}$  antenne réceptrice.

La sélection des trajets significatifs est effectuée en se basant sur ce profil de puissance. Les quatre trajets les plus forts sont sélectionnés. Néanmoins, aucun détail n'est fourni sur l'étape de calcul du seuil qui constitue une phase critique [25, 70, 40].

Dans [40, 31], la détection est effectuée en deux étapes, en maximisant la probabilité de détecter un trajet valide, tout en minimisant la probabilité de détecter un trajet inexistant. La recherche des multiples trajets est effectuée de manière non-cohérente sur plusieurs trames et implique l'insertion de six corrélateurs. Le seuil est calculé en intégrant deux filtres à réponse impulsionnelle infinie (RII). Pour un système  $1 \times 2$ , le module de recherche des multiples trajets est dupliqué au récepteur, soit principalement douze corrélateurs et quatre filtres à RII. Le récepteur comporte autant de modules de recherche que de sous-canaux, ce qui, au vu de la complexité de ce module, n'est pas réalisable pour des systèmes multi-antennes étendus embarqués.

Suite à la synchronisation du récepteur, les statistiques sur les signaux reçus sont ensuite générées pour estimer le vecteur de symboles transmis, propos de la section suivante.

### 2.1.3 Détection multi-couches

Comme noté dans le premier chapitre, les algorithmes employés pour la détection multi-usagers dans le cas d'une communication point à point peuvent être utilisés pour procéder à la détection multi-couches. La complexité diffère selon le contexte de transmission. Pour des communications dans une large bande de fréquences, l'exploitation des multiples trajets améliore les performances du système mais complexifie le processus de détection.

Dans [75, 1], plusieurs algorithmes de détection (FZ, FZ-VBLAST, EQMM, EQMM-VBLAST, MV ; cf. section 1.3) ont été développés et intégrés au sein d'une plate-forme de prototypage



rapide. Ces applications ont été écrites en langage C et implantées au sein du PTS<sup>17</sup> flottant C67 (167 MHz) de la compagnie Texas Instruments. La puissance de calcul de ce processeur suffit à l'implantation d'un système  $4 \times 4$ .

Au vu des courbes de performances présentées et de la complexité de chaque algorithme, la technique FZ-VBLAST représente un compromis intéressant. L'algorithme basé sur le critère du MV présente les meilleures performances mais la complexité est importante et croît de manière exponentielle suivant la constellation et le nombre d'antennes émettrices. Néanmoins, comme cité dans cet article et pour des systèmes comportant un nombre d'antennes raisonnable, cet algorithme est réalisable pour des circuits du type FPGA<sup>18</sup> ou DSP<sup>19</sup>.

**Technique d'Alamouti.** Dans [16], le schéma de diversité de transmission d'Alamouti (système  $2 \times 1$ ) est implanté au sein d'une carte constituée de plusieurs FPGAs, avec un débit effectif de 7,5 Mbps. L'encodage est relativement simple à réaliser, contrairement au récepteur qui implique, principalement, la mise en œuvre d'un module de décodage en bloc des symboles transmis et pour chacun d'eux, l'algorithme basé sur le critère du MV (cf. partie 1.2.1, chapitre 1). A cela s'ajoute les circuits nécessaires à la synchronisation temporelle, à la compensation du décalage fréquentiel (détecteur de phase) et à l'estimation du canal, effectuée à l'aide d'une séquence de symboles d'apprentissage. L'émetteur et le récepteur sont implantés séparément dans un FPGA. La faible complexité d'intégration de la technique d'Alamouti est illustrée par les résultats d'implantation du récepteur, au sein du FPGA XC2V3000 de la compagnie Xilinx. Pour une fréquence d'horloge fixée à 60 MHz, le récepteur occupe au total 25 % des ressources logiques.

Ainsi, la technique d'Alamouti est relativement simple à concevoir au niveau matériel mais le débit de données est limité. En procédant à un multiplexage spatial, l'algorithme V-BLAST permet d'atteindre des débits de symboles plus importants.

**Algorithme V-BLAST.** L'implantation de ce décodeur peut être critique puisque cette technique implique la répétition du calcul de la pseudo-inverse de la matrice de canal. Comme vu dans le premier chapitre, Hassibi propose dans [50], pour l'algorithme V-BLAST [110], l'algorithme de racine carrée<sup>20</sup> qui consiste à appliquer des transformations unitaires, évitant ainsi, à chaque itération, le calcul répété de la pseudo-inverse de la matrice réduite.

Dans [62, 61], Khan *et al.* appliquent les rotations de Givens, en vue d'une implantation matérielle du récepteur VBLAST-EQMM. Ces travaux sont concentrés uniquement sur l'étape de calcul de la pseudo-inverse et ne concernent pas les étapes portant sur l'ordre de détection, la prise de décision sur le symbole transmis et l'annulation de l'interférence correspondante.

Dans [62], l'architecture matérielle proposée pour le calcul de la pseudo-inverse comporte essentiellement deux circuits CORDIC pipelinés, des multiplieurs et une mémoire double port. Les données sont codées sur 16 bits. Les deux circuits CORDIC sont utilisés pour le calcul des angles et des rotations de Jacobi. La méthode du *clock gating* est appliquée pour désactiver les parties de circuit non utilisées et réduire en conséquence l'énergie dissipée. Les circuits ont été synthétisés en utilisant l'outil Design Compiler de Synopsys (technologie CMOS<sup>21</sup> 180 nanomètres<sup>22</sup>), avec une fréquence d'horloge fixée à 100 MHz.

En termes de puissance dissipée, les modules CORDIC et les multiplieurs représentent les parties les plus critiques. Comparée au circuit développé dans [114], constitué d'un module CORDIC pour calculer l'angle et de deux modules CORDIC, pour calculer les rotations de Jacobi, l'architecture proposée occupe moins de surface silicium et consomme moins d'énergie.

---

17. Processeur de Traitement du Signal.

18. *Field Programmable Gate Array*

19. *Digital Signal Processor*

20. Square root algorithm.

21. Complementary Metal Oxide Semi-conductor.

22. L'information sur la technologie, e.g. 150 nm, représente la finesse de gravure et précisément la taille de la longueur de grille du transistor.

Dans [61], Khan *et al.* optimisent la même fonction en substituant les circuits CORDIC par un diviseur et d'autres opérateurs. Pour le calcul des coefficients de rotation, les opérations complexes sont approximées en utilisant des séries de Taylor nécessitant uniquement des additionneurs, des décaleurs et des multiplieurs ; au lieu d'effectuer le calcul de la racine carrée et des divisions. Les résultats de synthèse indiquent une fréquence maximale de 50 MHz, réduite en raison des faibles performances de l'opérateur diviseur inséré. Comme suggéré, si le diviseur est pipeliné en deux étages, cette fréquence est multipliée par un facteur deux, soit 100 MHz. Les performances sont comparables à celles de l'architecture développée dans [62].

En somme, ces travaux montrent que deux stratégies sont possibles quant au calcul de la pseudo-inverse (et plus généralement à l'implantation de l'algorithme V-BLAST) : l'une s'appuyant sur des composants CORDIC et l'autre sur des approximations de calcul et l'intégration d'un diviseur.

Dans [77], le calcul de la pseudo-inverse pour l'algorithme V-BLAST est développé en appliquant la méthode Gauss-Jordan, et implanté dans différents circuits FPGA de la famille Virtex II de la compagnie Xilinx. L'algorithme nécessite l'opération de division qui est réalisée en effectuant dans un premier temps une inversion utilisant une table de correspondance contenant 256 valeurs codées sur 10 bits. Le dénominateur est approximé en puissance de 2, simplifiant ainsi l'inversion par des opérations de décalage. Puis, le résultat de l'inversion est multiplié par le numérateur. La division est donc implantée en utilisant une table de correspondance, des décaleurs et un multiplieur.

L'implantation de l'algorithme VBLAST est réalisable en introduisant plusieurs approximations. Néanmoins, les performances de cet algorithme sont inférieures à celles fournies par l'algorithme MV dont la réalisation matérielle est possible pour des réseaux d'antennes raisonnables et en introduisant plusieurs simplifications et approximations.

**Décodeur basé sur le critère du MV.** Dans [33], un détecteur MV avec décisions souples est développé pour la technologie HSDPA, mettant en œuvre un débit de 28,8 Mbps (sans codage de canal), dans une bande de fréquences fixée à 5 MHz. Les décisions souples [34] (transmission du logarithme du rapport de vraisemblance) sont transmises au décodeur de viterbi [8].

Dans cette étude, les différents symboles des multiples constellations simulées sont approximés en puissance de deux (cf. tableau I, page 327), pour supprimer l'opération de multiplication et simplifier en conséquence, le calcul de l'ensemble des possibilités  $\mathbf{H}\mathbf{x}_p$  (avec  $\mathbf{H}$ , la matrice canal et  $\mathbf{x}_p$ , un vecteur de symboles possible ; cf. partie 1.3.2). De plus, la symétrie propre à certaines constellations est exploitée pour réduire le nombre de vecteurs possibles  $\mathbf{H}\mathbf{x}_p$ , stockés en mémoire. Le calcul pour deux vecteurs possibles consécutifs est également simplifié puisque un seul symbole change dans le vecteur  $\mathbf{x}_p$ . Comme noté dans la section 2.1.1, le calcul de la distance euclidienne peut être réduite de manière significative, en élevant au carré la quantité donnée par l'équation (2.5).

Ce travail montre ainsi que la difficulté d'implanter l'algorithme basé sur le critère du MV peut être contournée en intégrant de multiples simplifications et approximations. Néanmoins, l'impact de celles-ci sur les performances du système n'est pas illustré et discuté. Une étude est présentée dans [11], pour le cas du décodage sphérique, montrant un impact minime de l'approximation sur le calcul de la distance euclidienne.

Le développement de circuits dédiés (ASIC) est efficace en termes de puissance de calcul, pour une application donnée, et optimal en puissance dissipée. Cependant, ce type de circuits est figé et n'est pas réutilisable pour exécuter d'autres applications. En ce sens, une architecture ASIP<sup>23</sup> est proposée dans [91], dans laquelle certains algorithmes d'égalisation appliqués pour des systèmes MIMO-WCDMA sont intégrés. Les fonctions implantées portent sur une égalisation basée sur la

---

23. Application Specific Instruction set Processors

technique du gradient conjugué intégrant l'estimation du canal sans fil, le calcul de la matrice de covariance, la mise à jour des coefficients du filtre, le filtrage et le désembrouillage [22]. L'architecture proposée s'appuie sur un processeur TTA (Transport Triggered Architecture) qui constitue un modèle paramétrable de processeur à haut degré de parallélisme (données et instructions). Le type et le nombre d'unités fonctionnelles sont définis de manière arbitraire par le concepteur.

### Synthèse

Les différents supports matériels développés pour certains algorithmes de détection multi-antennes montrent la complexité conséquente pour ces nouvelles techniques de communication. Cette complexité peut être réduite en intégrant des simplifications liées aux traitements appliqués et des approximations sur certains calculs. Différents processeurs de nature différente (DSP, FPGA, ASIC) peuvent être utilisés suivant les caractéristiques des traitements à réaliser.

Les architectures matérielles développées dans le troisième chapitre se rapportent aux travaux cités dans cette partie sur le filtrage RCS, la synchronisation temporelle et la génération des statistiques sur les signaux transmis. Les architectures présentées sont génériques suivant le format des échantillons reçus et les caractéristiques du contexte de transmission. Elles peuvent être intégrées sous forme de circuit FPGA ou ASIC. Pour illustrer les performances de ces modules, le détecteur effectuant la combinaison à gain maximal est appliqué.

Comme noté dans le premier chapitre, les systèmes multi-antennes offrent de nombreux degrés de liberté quant à la définition de nouveaux algorithmes. Évaluer ceux-ci en temps et environnement réels nécessite de disposer d'outils et de matériel performants, propos de la section suivante portant sur la notion de *prototypage rapide*.

## 2.2 Prototypage rapide

Dans le but de développer et d'évaluer rapidement, en temps et environnement réels, de nouvelles techniques de traitement du signal, plusieurs plates-formes matérielles et logicielles [42, 12, 93, 83, 53, 76] ont été développées. De manière générale, la notion de *prototypage rapide* signifie la translation rapide d'un concept théorique en un système réel, pour des expérimentations rapides [42]. La méthodologie de conception regroupe un ensemble d'outils logiciels et de plates-formes matérielles devant supporter les applications développées.

Comme constaté dans le premier chapitre, les systèmes multi-antennes offrent de nombreux degrés de liberté dans la définition de nouveaux schémas de détection. Cela implique des méthodes et des outils de prototypage flexibles pour étudier rapidement ces nouveaux systèmes. De plus, ces degrés de liberté peuvent amener à un processus de complexification des systèmes rendant délicate entre autres l'étape d'exploration architecturale. Le prototypage rapide constitue une étape préliminaire à la conception de systèmes embarqués faible coût.

Les objectifs visés peuvent être énumérés comme suit :

- valider rapidement les applications sans fil complexes proposées ;
- réduire le temps de simulation sur ordinateur : l'exécution en temps réel de l'application sur une plate-forme matérielle permet d'accélérer la phase de test ;
- compenser le fossé entre les prédictions théoriques et les résultats en pratique : les résultats expérimentaux effectués sur ordinateur s'appuient sur des modèles de canaux simplifiés (e.g. canal sans fil défini suivant la loi de *Rayleigh*) et des hypothèses idéales (synchronisation temporelle et fréquentielle parfaite, connaissance sur l'état du canal au récepteur). Des simulations du système dans un environnement réel affinent l'étude du système sans fil testé ;
- étudier des modèles de canaux avancés ;
- faciliter l'implantation d'une application complexe décrite dans un langage de haut niveau et accessible (e.g. langage C) au sein d'une plate-forme matérielle hybride (e.g. FPGA et DSP) sans connaissance poussée sur la conception de circuits intégrés ;
- réduire le temps de conception et de validation de systèmes de communication complexes précédant une éventuelle mise sur le marché ;
- disposer d'une bibliothèque de composants paramétrables (transformée de Fourier rapide, codeur spatio-temporel, inversion de matrice, etc.) dans le même environnement de prototypage pour accélérer la phase de développement de nouvelles techniques.

Le prototypage rapide constitue donc un élément essentiel dans le processus d'évaluation et de conception de nouveaux algorithmes. Dans [93], Rupp et al. résument cette notion de prototypage rapide en cinq principes qui sont :

- 1 équipe ;
- 1 environnement de travail ;
- 1 programme développé ;
- 1 outil de révision du code ;
- 1 documentation.

Ces principes sont illustrés par la réalisation d'un système MIMO-WCDMA (système  $4 \times 4$ ).

Le prototypage rapide de modèles analytiques et mathématiques pour les systèmes MIMO nécessite des plates-formes matérielles performantes en termes de puissance de calcul et de flexibilité (due à la diversité des traitements à implanter), associées à des outils de synthèse de haut niveau tel que *System Generator* de *Xilinx* pour cibler des composants FPGA, ou de génération automatique de code C pour cibler des circuits DSP <sup>24</sup>.

---

24. Digital Signal Processor.

### 2.2.1 Plates-formes matérielles

La définition d'une plate-forme matérielle pour l'évaluation de systèmes de communication sans fil complexes implique la réalisation de deux fonctions qui sont le traitement analogique pour la partie radiofréquence et le traitement en bande de base intégrant les couches physique et réseau.

#### Traitement radiofréquence

Pour cette partie, les caractéristiques de transmission (bande passante du signal, fréquence intermédiaire, fréquence porteuse) doivent être ajustables. Dans [83, 84], la bande passante du signal à transmettre peut atteindre 20 MHz et la fréquence intermédiaire peut être fixée à des valeurs comprises entre 15 MHz et 25 MHz. La fréquence porteuse est paramétrable entre 9 kHz et 2,7 GHz. Le système décrit dans [83, 84] n'intègre pas d'antennes. Aussi, il est nécessaire d'émuler le canal MIMO sans fil. Différentes configurations du réseau sont possibles (e.g.  $6 \times 1$  et  $3 \times 2$ ) et chaque sous-canal peut comporter six trajets indépendants dont le délai et l'atténuation sont paramétrables. Le modèle d'évanouissement peut être fixé suivant la loi de Rayleigh, Rice ou Nakagami.

Dans [12], le canal sans fil est modélisé par un émulateur de canal radio, associé à un générateur de BBGA. Dans [53], une plate-forme matérielle est présentée pour la simulation d'un système MIMO-OFDM. Le système étend la technologie *802.11a* (pour un réseau du type WLAN<sup>25</sup>) aux systèmes multi-antennes, mettant en œuvre un lien  $4 \times 4$  et appliquant un multiplexage spatial pour atteindre un débit théorique de 208 Mbps ( $4 \times 52$  Mbps). La bande passante est fixée à 20 MHz. Les signaux peuvent être modulés arbitrairement aux fréquences porteuses de 2,4 GHz et 5,2 GHz. Le canal MIMO est émulé par un équipement spécifique dénommé *PROPSim C8* (compagnie *Elektrobit*). Les traitements en fréquence intermédiaire sont implantés au sein du FPGA Virtex II 1000.

Suite à la translation des signaux reçus dans le domaine numérique, les traitements sont effectués en bande de base.

#### Traitement en bande de base

La composition du matériel en bande de base est conditionnée par la puissance de calcul exigée pour implanter les applications à évaluer. Dans le premier chapitre (cf. partie 1.3.2), cette information est fournie pour différents traitements multi-antennes. Le matériel en bande de base doit donc être caractérisé par une puissance de traitement suffisante pour supporter ces algorithmes. L'intégration de composants de type FPGA est adaptée dans le sens où ce circuit fournit une certaine flexibilité et une visibilité sur les ressources utilisées. Dans [83, 84], la plate-forme de test présentée (compagnie Nallatech) comporte plusieurs FPGA de la série Virtex II (compagnie Xilinx). Pour illustrer les capacités de la plate-forme, deux applications ont été implantées : le système de communication sans fil IEEE 802.11b et la technique d'Alamouti.

Les plates-formes de test peuvent ne pas être réduites uniquement à un ensemble de circuits de type FPGA. Elles peuvent également intégrer des composants DSP pour constituer des plates-formes hétérogènes. Dans [42], il est présenté une plate-forme de développement de la compagnie Sundance regroupant ces deux types de circuit. Les capacités de cette plate-forme peuvent être étendues et ce support peut intégrer différents circuits tels que des DSP C6x de la compagnie Texas Instruments et des circuits FPGA de la série Virtex. L'interconnexion de ces modules autorise une communication dont la bande passante peut atteindre 20 Mo/s.

D'autre part, la plate-forme doit avoir la capacité d'évoluer, en ajoutant d'autres composants en cas de puissance de calcul insuffisante pour implanter des systèmes plus complexes.

Dans certains cas, l'intégration d'un circuit dédié peut être opportune. Dans [53], une plate-forme plus spécifique (moins flexible) est présentée pour la simulation d'un système MIMO-OFDM. Deux types de circuit sont identifiables : FPGA et ASIC. Le traitement en bande de base nécessite

---

25. Wireless Local Area Network

dans ce cas d'études l'intégration de trois FPGA (Virtex II 6000). En raison de la complexité des algorithmes du décodage de Viterbi et du décodage sphérique, ceux-ci sont réalisés sous forme d'ASIC pour effectuer le traitement à la fréquence d'horloge souhaitée (80 MHz). Le prototype dans son ensemble se distingue par la diversité des traitements pouvant être implantés (différents types de modulation, plusieurs algorithmes de réception) et la mise en œuvre de toutes les étapes de traitement à réaliser : de l'antenne à la couche réseau.

Une plate-forme matérielle flexible et à haute capacité de calcul ne peut être exploitée sans être associée à un flot de synthèse adapté afin de transcrire efficacement l'application en un système fonctionnant en temps réel. La section suivante présente brièvement quelques flots de développement.

### 2.2.2 Flot de développement

Classiquement, des logiciels interactifs tels que Matlab, Simulink, Maple, Mathematica et MathCAD [42] sont utilisés dans un premier temps pour étudier de nouvelles idées. Une programmation en Matlab et Simulink permet de visualiser des signaux à l'étape de simulation et de vérification. Disposant de ces programmes fonctionnels, l'intérêt est de transcrire directement ceux-ci pour cibler les composants de la plate-forme matérielle et donc réduire le temps de conception. Des outils disponibles sur le marché tel que System Generator de Xilinx permettent cette transcription pour programmer les circuits cibles.

Néanmoins, le langage C constitue un des langages de programmation les plus répandus et des outils de synthèse ont été développés en ce sens pour se soustraire à des langages plus spécialisés tels que le langage de description matériel VHDL (ou Verilog) pour cibler des circuits FPGA ou le langage assembleur (pour la programmation de composants DSP par exemple).

Dans [43], il est décrit un flot de synthèse intégrant *Precision C Synthesis* et *HDL Designer* (Mentor Graphics). Celui-ci est illustré par le prototypage de l'application HSDPA qui est décrit dans un premier temps sous forme d'un programme C/C++ défini en virgule flottante. Celui-ci est converti en virgule fixe à l'aide de l'outil *Precision C Synthesis*. A partir de ce programme, l'outil *HDL Designer* génère une version RTL pour laquelle différents blocs sont intégrés en utilisant des cores IP (mémoires, diviseur, etc.) de la bibliothèque *CoreGen* de Xilinx. La synthèse logique et le placement/routage sont réalisés respectivement par les outils *Leonardo Spectrum* et *Xilinx ISE*. A chaque étape, une vérification fonctionnelle est appliquée en utilisant les mêmes vecteurs de test. Ainsi, ce flot de synthèse composé de plusieurs outils prend en entrée une application décrite en langage de haut niveau pour générer sur cible FPGA une architecture matérielle devant respecter les contraintes initiales (temps/surface/puissance consommée). Néanmoins, ce flot n'intègre pas la partie analogique pour étudier en environnement réel le comportement de l'architecture générée. De plus, dans le cas où les circuits ciblés sont de nature différente, le flot de développement est plus complexe.

Dans [42], la méthodologie BLADE (*Bell Labs Algorithm Development and Evaluation*) est présentée et constitue un environnement de développement complet comprenant plusieurs outils. Dans un premier temps, les applications sont décrites en langage C. La translation d'un programme C en une implantation matérielle fonctionnelle (description VHDL synthétisable) en temps et environnements réels est réalisée en utilisant l'outil *ART Builder* (Frontier Design). A l'aide d'une bibliothèque propre à cet outil, l'application spécifiée en virgule flottante est décrite en virgule fixe. L'application peut être également décrite en blocs Simulink qui peuvent être traduites en composants VHDL ou en code C. D'autre part, l'outil de placement/routage de Xilinx peut prendre en entrée une netlist EDIF, générée par l'outil Design Compiler de Synopsys.

Cibler une plate-forme hybride composée de circuits tels que des FPGA et des DSP implique deux flots de synthèse puisque la programmation pour chacun d'eux est de nature différente. L'application est décomposée en plusieurs fonctions qui sont ensuite réparties et implantées au sein des différents circuits. Le partitionnement est manuel et une décision est prise suivant les contraintes de temps et les motifs de calcul à effectuer. Dans [12, 93], différents critères sont

énumérés et illustrés par l'implantation d'un système WCDMA associé à un codeur/décodeur de parole. De manière générale, les circuits DSP sont limités en termes de puissance de calcul et de bande passante (entrées/sorties). Néanmoins, les traitements irréguliers et complexes (e.g. division), le contrôle, les opérations à faible fréquence, les opérations en virgule flottante sont intégrés au sein du DSP. Les traitements à la fréquence d'échantillonnage et chip sont implantés au sein du FPGA.

Afin de valider les modèles générés à chaque étape du flot, celui-ci doit permettre d'effectuer aisément une co-simulation. Pour chaque étape, les résultats du programme synthétisé doivent correspondre à ceux du modèle originel.

Néanmoins, plusieurs facteurs liés aux outils utilisés peuvent limiter les possibilités de la plateforme de prototypage rapide. Pour des systèmes complexes, l'étape de placement/routage peut prendre un temps relativement long, constituant ainsi un inconvénient dans l'optique d'effectuer un prototypage rapide de l'application. D'autre part, plusieurs techniques de conception ne sont pas nécessairement intégrées dans le flot de développement. Dans [12], il est noté que l'utilisation de multiples signaux d'horloge n'est pas applicable, réduisant ainsi des voies d'optimisation (e.g. pipeline, réduction de la fréquence d'horloge pour certaine partie).

En outre, l'objectif premier reste la transcription d'une application en langage C en une description VHDL fonctionnant en temps réel. Aussi, l'occupation des ressources ne constitue pas une priorité première tant que le matériel suffit à l'intégration de l'application dans sa totalité. Cependant, pour la conception de produits tels que les terminaux mobiles pour lesquels les contraintes sont fortes, un raffinement du prototype matériel généré s'impose en vue d'une mise sur le marché.

## 2.3 Synthèse

Dans la première partie de ce chapitre, nous pouvons constater que, suite au traitement analogique, plus nous nous approchons de la couche réseau, plus la vitesse de traitement des données est relaxée. En contre-partie, le nombre d'opérations à effectuer augmente, e.g. le contrôle du gain est caractérisé par une faible complexité de calcul, tandis que la complexité pour le schéma de détection MV est exponentielle.

En outre, différents circuits pour les principaux schémas de détection (VBLAST, MV, etc.) montrent que ceux-ci sont réalisables pour de faibles tailles du réseau (e.g.  $4 \times 4$ ), en introduisant des approximations sur certains calculs. Le prototypage rapide permet d'étudier rapidement ces techniques de communication complexes et de valider ou invalider ces approximations.

Le chapitre suivant présente les architectures matérielles développées pour la technologie W-CDMA étendue aux systèmes multi-antennes. La dernière partie de ce chapitre décrit la plateforme de prototypage rapide (compagnie Lyrtech) utilisée pour simuler un lien point à point WCDMA.



## Chapitre 3

# Architectures matérielles pour des systèmes MIMO-WCDMA

Ce chapitre présente les architectures matérielles développées pour des systèmes sans fil, mettant en œuvre un accès multiple par répartition de code (AMRC ou CDMA<sup>1</sup>) en bande large (W-CDMA<sup>2</sup>), point à point et multi-antennes. Il décrit les prototypes développés supportant les traitements en bande de base pour des canaux sélectifs en fréquence. De manière générale, ces architectures se veulent performantes pour des systèmes embarqués mobiles, e.g. les terminaux T3G<sup>3</sup> et T4G<sup>4</sup>.

L'objectif de ce projet consiste à augmenter le débit et la capacité des systèmes MIMO, en procédant à un multiplexage spatial, ainsi que l'ordre de diversité pour réduire le taux d'erreur binaire et donc améliorer la qualité du lien.

Les systèmes implantés intègrent les modules indispensables, pour un fonctionnement autonome en environnement réel. Ils ne comportent pas toutes les fonctions requises, explicitées dans le chapitre précédent et devant être implantées au sein de systèmes embarqués. Dans notre cas, les modules considérés portent sur les filtres de racine de cosinus surélevé (RCS), le module de recherche des multiples trajets (RMT) et l'étape de génération des statistiques suite au désétalement spatio-temporel. Les circuits de contrôle du gain, de correction du décalage fréquentiel, ou encore le processus d'acquisition initiale des codes d'embrouillage ne sont pas considérés. Ces traitements sont supposés acquis.

Dans une première section, la technologie W-CDMA est exposée. L'architecture développée pour un système point à point est présentée dans une seconde partie. L'extension aux systèmes multi-antennes, applicables aux technologies HSDPA<sup>5</sup> et HSUPA<sup>6</sup>, est ensuite décrite. Le prototype point à point WCDMA a été implanté au sein des stations de prototypage rapide de la compagnie *Lyrtech*, pour simuler un lien radio en environnement réel, propos de la dernière partie de ce chapitre.

### 3.1 Technologie W-CDMA

Dans la section 1.4.2, cette technique d'accès a été introduite de manière concise. Dans cette partie, celle-ci est détaillée puisqu'elle constitue une base essentielle de ce travail.

- 
1. Code Division Multiple Access.
  2. Wideband CDMA.
  3. Télécommunications de troisième Génération.
  4. Télécommunications de quatrième Génération.
  5. High Speed Downlink Package Access.
  6. High Speed Uplink Package Access.

### 3.1.1 Contexte

Dans les années 70, les systèmes de communication ont vu naître les premiers terminaux mobiles analogiques, encombrants (transportés dans une valise !), dispendieux avec une couverture limitée et un réseau vite saturé. Ces systèmes désignent la première génération de la téléphonie mobile (**1G**). La volonté d'une meilleure qualité d'écoute, d'une réduction de la taille des systèmes embarqués et d'une certaine confidentialité ont abouti à l'avènement des systèmes *numériques* dans les années 90, de par les standards de seconde génération (**2G**) tels que le GSM<sup>7</sup>, le PDC<sup>8</sup>, le cdmaOne (IS-95) et l'US-TDMA<sup>9</sup> (IS-136). Le système GSM avec un débit de 9,6 kbps occupe actuellement et majoritairement le marché de la téléphonie mobile dans le monde, sauf au Japon, en Amérique du Nord et du Sud. En 2001, une évolution de cette norme a conduit à l'apparition du GPRS<sup>10</sup>, appelé **2,5G**, autorisant des débits plus importants, de 20 à 30 kbps. Une évolution subséquente a été définie par la norme EDGE<sup>11</sup>, qualifiée également par la désignation **2,75G**, laquelle constitue une étape intermédiaire entre la 2,5G et la 3G, avec un débit de 250 kbps.

Cependant, la demande croissante de débits de donnée pour des applications multimédia telles que l'accès haut débit à l'internet sans fil, la visiophonie ou la réception de la télévision numérique pour la téléphonie mobile, a nécessité la définition d'une nouvelle génération de systèmes embarqués, la téléphonie de troisième génération (**3G**), fixée par la norme UMTS<sup>12</sup> retenue par l'association 3GPP<sup>13</sup>.

Cette norme constitue le système de télécommunication mobile dit de troisième génération. Elle intègre les réseaux de communication actuels, en y ajoutant des capacités multimédia. Il est prévu d'offrir des débits allant de 384 kbps en mode mobile à 2 Mbps en mode fixe. Le cœur des systèmes de radiocommunication de troisième génération porte sur la technique d'accès multiple CDMA dans une large bande (W-CDMA), détaillée dans [55]. La bande passante équivaut à 5 MHz, avec une fréquence porteuse de l'ordre de 2 GHz.

Cependant, les 2 Mbps de débit initialement espérés ne sont pas garantis. Aussi, une évolution des 3G (**3,5G**) répond à cette contrainte en s'appuyant sur une nouvelle technologie, dénommée HSDPA [58]. Cette technologie intègre les techniques d'antennes multiples et peut être vue comme une généralisation du cas point à point W-CDMA aux systèmes multi-antennes (cf. partie 1.4.3).

L'industrie de la téléphonie mobile anticipe déjà la quatrième génération (**4G**), en s'appuyant sur les systèmes multi-antennes qui constituent le fondement de notre projet.

Après avoir établi le contexte de ce travail, la technologie W-CDMA est détaillée dans la partie suivante.

### 3.1.2 Présentation de la technologie W-CDMA

A la différence des systèmes radio-mobiles des générations précédentes, l'UMTS utilise une nouvelle méthode d'accès multiple à la ressource radio, basée sur le principe d'étalement de spectre, mise en œuvre en appliquant la technique d'accès W-CDMA. Il existe trois standards pour l'interface radio de l'UMTS :

- le WCDMA-FDD<sup>14</sup> : les stations de base ne sont pas synchronisées entre elles. Cette technologie travaille en mode FDD : la voie montante (station mobile à station de base) et la voie descendante (station de base à station mobile) utilisent chacune une fréquence porteuse différente, ou en d'autres termes des bandes de fréquences disjointes,
- le WCDMA-TDD<sup>15</sup> : les voies montante et descendante utilisent la même porteuse et sont multiplexées dans le temps,

---

7. Global System for Mobile Communication.

8. Personal Digital Cellular.

9. US-Time Division Multiple Access.

10. General Packet Radio Service.

11. Enhanced Data Rate for GSM Evolution.

12. Universal Mobile Telecommunications System.

13. Third Generation Partnership Project : regroupement des principaux acteurs des télécommunications

14. WCDMA-Frequency Division Duplex.

15. WCDMA-Time Division Duplex.

- le CDMA2000 : fonctionne de manière synchrone et utilise la technique de transmission multi-porteuses.

Dans la suite du document, seule la technologie W-CDMA en mode FDD est considérée.




FIGURE 3.1 – Techniques d'accès multiple : FDMA, TDMA et CDMA.

L'étalement de spectre consiste à étaler les symboles d'information de l'utilisateur dans une large bande de fréquence par un code pseudo-aléatoire unique, appelé code d'étalement, alloué à chaque utilisateur et permettant ainsi de les différencier.

La technologie CDMA se différencie des méthodes classiques utilisant la répartition de la bande de fréquence, FDMA<sup>16</sup>, ou dans le temps, TDMA<sup>17</sup>, par le fait que les usagers émettent simultanément sur la même bande de fréquence (cf. figure 3.1). Cette technologie appliquée dans une large bande (W-CDMA [55]) autorise des débits variables pouvant atteindre 2 Mbps, en s'appuyant sur la longueur paramétrable des codes utilisés. Non illustrée sur la figure 3.1, une technique d'accès récente, dénommée SDMA<sup>18</sup> [65], consiste à séparer les usagers spatialement. La mise en œuvre de celle-ci est délicate puisque, pour des communications mobiles, l'utilisateur peut changer de position, durant une communication. En pratique, cette technique est combinée avec celles citées précédemment.

### Emission

Le principe de base de l'étalement de spectre consiste à multiplier le signal utile par un code (ou bruit) pseudo-aléatoire. Deux méthodes sont possibles :

- étalement par saut de fréquences (FHS<sup>19</sup>) : décalage de la fréquence porteuse de manière aléatoire,
- étalement par séquence directe (DSS<sup>20</sup>) : modulation du message en amplitude.

La technique d'accès W-CDMA utilise dans notre cas la méthode d'étalement par séquence directe. La figure 3.2 illustre le procédé. Le signal  $x[q]$ , issu de l'étalement de spectre, est obtenu en multipliant le signal portant l'information  $s[n]$  par un code pseudo aléatoire  $c[n, q]$  spécifique à l'utilisateur.

Ce signal, de type NRZ (Non Retour à Zéro), est caractérisé par une fréquence élevée, appelée fréquence *chip* ( $f_c = \frac{1}{T_c}$ ) et fixée à 3,84 MHz. Il découpe le message  $s[n]$  en chips et élargit en conséquence son spectre (cf. figure 3.3). La largeur de spectre du signal  $c[n, q]$  est notée  $B_c$ . Le signal  $s[n]$  possède une fréquence, appelée *fréquence symbole*,  $f_s = \frac{1}{T_s}$  et une largeur de spectre notée  $B_s$ . La fréquence du signal étalé  $x[q]$  devient  $f_c$  et sa largeur de spectre équivaut à  $B_c$ . Le rapport  $\frac{T_s}{T_c}$  définit le facteur d'étalement (FE) qui dans l'exemple donné (cf. figure 3.2), vaut 8. Différents débits de symboles sont obtenus en modifiant ce paramètre. Néanmoins, il est à noter

16. Frequency Division Multiple Access.

17. Time Division Multiple Access.

18. Space Division Multiple Access.

19. Frequency-Hopped Spreading.

20. Direct Sequence Spreading.




FIGURE 3.2 – Représentation simplifiée d'un système CDMA basé sur l'étalement de spectre par séquence directe.




FIGURE 3.3 – Représentation de l'étalement de spectre pour la technologie CDMA.

que pour des facteurs de valeur faible (e.g.  $FE = 4$ ), les performances du système peuvent se dégrader, dans un canal dispersif en temps, en raison de l'interférence entre trajets [57].

### Réception

Le processus de réception consiste d'abord à désétalement le signal reçu  $y[q]$  en multipliant celui-ci par le conjugué de la séquence utilisée à l'émission,  $c^*[n, q]$ . Cette opération est réalisée en exécutant un corrélateur qui procède à l'intégration sur  $FE$  chips (soit une période symbole  $T_s$ ), pour générer la statistique  $z[n]$  utilisée pour retrouver le signal originel  $s[n]$ . Le corrélateur doit être parfaitement synchronisé avec la séquence  $c^*[n, q]$ .

Ce résultat est pondéré par un coefficient complexe<sup>21</sup> afin de compenser l'effet du canal et une décision est prise pour déterminer le symbole émis. Lorsque la séquence pseudo-aléatoire est parfaitement synchronisée avec la même séquence contenue dans le signal reçu, l'énergie du symbole émis retrouve sa bande d'origine  $B_s$ . Les interférences reçues sont étalées par le corrélateur sur la bande  $B_c$  et leur puissance est minimisée sur la bande utile. Les signaux des autres usagers apparaissent comme un bruit blanc après désétalement puisqu'ils restent en bande large.

L'intérêt et les caractéristiques des techniques d'étalement de spectre peuvent être détaillés comme suit :

- **un accès multiple** : la corrélation entre les codes des différents usagers est faible, ce qui permet au récepteur de les différencier. La puissance du signal désétalement est plus grande que celle des interférences induites par les signaux des autres usagers ;
- **une protection contre les interférences dues aux multiples trajets** : les communications mobiles dans des environnements riches en diffuseurs se caractérisent par des canaux induisant la réception de multiples trajets du signal transmis. Au récepteur, l'addition des trajets peut être constructive ou destructive (évanouissement) à des instants aléatoires. Au cours de l'étape de désétalement, les versions retardées sont traitées comme des interférences

21. Il est déterminé suivant l'algorithme de détection appliqué, e. g. la méthode de CGM ou de filtrage adaptatif.

puisque celles-ci n'apporteront qu'une faible contribution en puissance dans la bande du signal utile. Par la suite, nous exploiterons, via un récepteur *râteau*<sup>22</sup> (ou *rake*), la diversité de parcours (propre aux signaux à large bande) du signal transmis pour obtenir un meilleur RSB ;

- **une confidentialité** : le signal transmis peut être décodé *uniquement* dans le cas où le récepteur connaît le code utilisé à l'émission. La confidentialité des messages transmis est ainsi assurée ;
- **un rejet des interférences** : au récepteur, le signal reçu est multiplié par le code d'étalement et retrouve sa bande étroite. S'il est reçu en présence d'interférences qui ont une bande étroite, la puissance de ces dernières est dispersée sur une large bande. Ainsi, la puissance des interférences dans la bande du signal utile est négligeable ;
- **une faible probabilité d'interception** : en raison de la faible densité spectrale, le signal dont le spectre est étalé, devient difficile à détecter par un autre utilisateur ;
- **une mise en œuvre facilitée** : le signal à transmettre est simplement multiplié par un code et en réception, ce signal est intégré pour générer les statistiques de décision.

L'intérêt principal des systèmes CDMA porte sur la possibilité de faire coexister plusieurs usagers dans un même environnement, suivant une technique d'accès à la ressource radio relativement simple à mettre en œuvre. Les différents usagers se distinguent entre eux par des codes d'étalement orthogonaux. Ces codes accroissent artificiellement la bande passante du signal utile. Néanmoins, si le nombre d'usagers, et donc de codes, dans une même cellule est élevé, l'interférence due à l'accès multiple peut fortement dégrader les performances de ce système, à plus forte raison pour des facteurs d'étalement faibles [26]. De plus, les codes d'étalement constituent une ressource limitée.

Après avoir présenté de manière générale la technique d'accès W-CDMA, la mise en œuvre de celle-ci dans la norme UMTS est introduite dans la partie suivante.

### 3.1.3 Mode WCDMA/FDD de la norme UMTS

Une description détaillée de cette norme et du processus d'étalement par séquence directe est présentée dans [56, 109].

#### Codes d'étalement

Les codes d'étalement représentent des éléments essentiels. Ils modulent le signal à l'émission et permettent en réception, de différencier les usagers et de procéder à une synchronisation temporelle. Il existe deux classes de codes possédant des propriétés différentes, les séquences pseudo-aléatoires et les codes orthogonaux.

Les séquences pseudo-aléatoires (e.g. les séquences-m, les codes de *Gold* et les codes de *Kasami*) possèdent les propriétés statistiques d'un bruit blanc, ce qui leur confèrent une fonction d'autocorrélation optimale. Cependant, les propriétés d'intercorrrelation ne sont pas parfaites. Les codes orthogonaux (codes OVSF) compensent cette insuffisance en possédant des fonctions d'intercorrrelation nulles ; mais à l'inverse les propriétés d'autocorrélation ne sont pas parfaites. Ces deux classes de code sont associées et utilisées pour transmettre, au niveau de la couche physique de la norme UMTS, les canaux de données et de contrôle. Une description détaillée sur les codes d'étalement est fournie dans [36, 116].

22. Le terme *râteau* fait référence à l'outil agricole constitué d'un long manche et de dents de fer séparés qui symbolisent les *fingers* du récepteur en *râteau*.

	Code de mise en canal	Code d'embrouillage
Fonction	VM : séparer les canaux d'information d'une même SM. VD : séparer les canaux de plusieurs SM dans une même cellule.	VM : séparer les SM. VD : séparer les cellules.
Longueur (chips)	VM : 4 à 256. VD : 4 à 512.	VM : 38400 (10 ms) ou 256 (66,7 $\mu$ s). VD : 38400 (10 ms).
Nombre	FE	VM : plusieurs millions. VD : 512.
Famille	OVSF	Code long (code de Gold) ou code court (code de Kasami).

TABLE 3.1 – Caractéristiques d'utilisation des deux types de code pour l'UMTS.

Le tableau 3.1 résume les caractéristiques quant à l'utilisation des codes pour la norme. Les acronymes VM et VD signifient respectivement *Voie Montante* et *Voie Descendante* ; les termes SM et SB, respectivement *Station Mobile* et *Station de Base*.

### Structure des canaux physiques

La transmission sur l'interface radio est découpée en *trames*, de durée chacune de 10 ms. Chaque trame est segmentée en 15 *slots*. Le débit chip étant de 3,84 Mcps, chaque *slot* contient donc 2560 éléments de code (ou chips). La structure des canaux physiques, sur les voies montante et descendante, est représentée par les figures 3.4 et 3.5.




FIGURE 3.4 – Structure des canaux DPDCH/DPCCH sur la voie montante, définie pour la norme UMTS [55].

Il est à distinguer deux types de canaux qui sont :

- le canal DPDCH (*Dedicated Physical Data CHannel*) qui véhicule les données de l'utilisateur (voix, vidéo, etc.),
- le canal DPCCH (*Dedicated Physical Control CHannel*) qui transporte les informations de contrôle suivantes :
  - les bits pilotes, utilisés pour l'estimation du canal à la réception,
  - les bits TPC (*Transport Power Control*), pour effectuer le contrôle de puissance,
  - les bits TFCI (*Transport Format Combinaison Indicator*), indiquant le format de transport,
  - les bits FBI (*FeedBack Information*), fournissant des informations de retour.

Il existe d'autres canaux qui sont ajoutés à ceux-ci [109] et qui ne sont pas décrits dans ce document. Dans le cadre de nos développements, seuls les canaux DPDCH et DPCCH sont




FIGURE 3.5 – Structure des canaux DPDCH/DPCCH sur la voie descendante, définie pour la norme UMTS [55].

intégrés, et pour ce dernier, seuls les bits pilotes sont utilisés.

Sur la voie montante (cf. figure 3.4), un seul canal DPCCH est transmis en quadrature. Plusieurs canaux de transport DPDCH peuvent être alloués à l'utilisateur et transmis simultanément sur les deux voies. Suivant les caractéristiques du canal de transmission, la mobilité et les besoins de l'utilisateur, le facteur d'étalement FE pour chacun des canaux DPDCH peut être fixé à l'une des valeurs de l'ensemble  $\{4, 8, 16, 32, 64, 128, 256\}$ , pour ajuster le débit de données. Le facteur d'étalement du canal DPCCH est constant et fixé à 256.

Sur la voie descendante, les canaux DPDCH et DPCCH sont entrelacés sur un même support tel qu'illustré par la figure 3.5.

### Procédures d'étalement

La figure 3.6 illustre la structure de l'émetteur pour la voie montante. Deux niveaux d'étalement sont appliqués : la mise en canal et l'embrouillage.

La mise en canal sépare les canaux d'information. Ceux-ci sont étalés individuellement au moyen de codes OVSF orthogonaux  $c_i$  et pondérés par un facteur de gain  $\beta_i$ , pour contrôler la puissance des canaux d'information. Les canaux DPDCH sont pondérés par un même coefficient  $\beta_d$  et le canal DPCCH par  $\beta_c$ . Les valeurs de  $\beta_d$  et  $\beta_c$  peuvent être fixées par les couches supérieures et sont codées sur 4 bits. L'un des deux facteurs  $\beta_d$  et  $\beta_c$  est toujours fixé à l'unité et le second facteur est déterminé en appliquant la règle suivante :  $\beta_c/\beta_d = i/15$  avec  $i = 1, \dots, 15$  [109]. Ainsi, l'étape de mise en canal étale l'information sur une large bande de fréquences.

L'étape d'embrouillage permet de distinguer les multiples usagers au niveau de la station de base. Elle est réalisée en procédant à une multiplication complexe par les codes de Kasami ou de Gold ( $c_e$ ). Cette étape n'augmente pas la bande passante, ladite augmentation ayant déjà été effectuée par l'étape de mise en canal.

La figure 3.7 illustre la structure de l'émetteur pour la voie descendante. Il est également appliqué deux niveaux d'étalement qui sont la mise en canal et l'embrouillage. Plusieurs canaux  $DPCH$  peuvent être alloués au même usager et des facteurs d'étalement distincts peuvent être appliqués. Chaque canal  $DPCH_i$  est pondéré par un facteur  $\beta_i$ . L'ensemble des canaux sont additionnés et le flux résultant est embrouillé par le code  $c_e$ . Deux canaux,  $P-PCH$  et  $S-SCH$ , sont ajoutés pour établir la synchronisation initiale de la station mobile avec la station de base. Cette synchronisation initiale permet à l'équipement usager d'identifier la station de base la plus proche et d'acquiescer les codes alloués. Cette étape n'est pas traitée dans ce document et les codes sont supposés acquis dans nos développements.

En somme, quel que soit le sens de la communication, les traitements sont identiques, i.e. l'étalement par séquence directe. En d'autres termes, le motif de calcul, multiplication par un code, est identique et redondant. Dès lors, l'optimisation est justifiée pour cette cellule dont la structure est détaillée dans la section 3.2.2.




FIGURE 3.6 – Structure de l'émetteur (étape d'étalement suivie du module de filtrage de RCS) pour la *voie montante*, spécifiée pour la couche physique de l'UTRA, en mode FDD [109].

Suite à cette description d'une partie de la couche physique de l'UTRAN, nécessaire à la compréhension du contexte d'étude, les sections suivantes présentent les systèmes développés, en débutant par la présentation du lien point à point.

## 3.2 Lien point à point W-CDMA

### 3.2.1 Description du modèle

Cette partie pose le formalisme de notre système point à point W-CDMA.

#### Transmission W-CDMA

Nous considérons un système CDMA où  $N_k$  canaux sont transmis. Nous parlons de canaux plutôt que d'utilisateurs puisque chacun d'eux peut se voir allouer un ou plusieurs canaux parmi les  $N_k$ , suivant ses besoins à un instant donné. Nous souhaitons également rester dans le cas général sans distinguer le sens de la communication cellulaire : voie descendante ou voie montante. Précisément, pour la voie montante, au moins deux canaux sont alloués : un canal de contrôle DPCCH et au moins un canal de données DPDCH. Pour la voie descendante, sans considérer les canaux de synchronisation, au moins un canal DPCCH est alloué et au plus  $N_k - 1$  canaux, pour un même usager. Même si les structures des canaux diffèrent suivant le sens de la communication, les traitements restent identiques. Comme il sera vu par la suite, dans le cas des traitements multi-antennes, le canal de symboles de contrôle est dissocié du canal de données, pour les deux






FIGURE 3.7 – Structure de l'émetteur (étape d'étalement suivie du module de filtrage de RCS) pour la *voie descendante*, spécifiée pour la couche physique de l'UTRA, en mode FDD [109].

voies de communication (HSDPA et HSUPA).

La séquence de symboles  $\mathbf{s}_{k,e}$  (ou  $\{s_{k,e}\}$ ) pour le canal  $k$ , transmise par l'équipement  $e$ , est modulée par le code d'étalement  $c_k$ , propre au traitement du canal  $k$ . Les signaux sont ensuite sommés et embrouillés par le code  $c_e$ . Le signal  $c_{k,e}$  représente la combinaison des deux niveaux de codage qui sont la mise en canal et l'embrouillage, soit  $c_{k,e}(t) = c_k(t) \times c_e(t)$ . Le signal émis par l'équipement  $e$ , pour une période symbole et à l'instant  $t$ , peut être exprimé comme suit :

$$x_e(t) = \sum_{k=1}^{N_k} \beta_{k,e} s_{k,e}(p) c_{k,e}(t - pT_s), \quad (3.1)$$

où  $\beta_{k,e}$  représente le gain pour contrôler la puissance du canal  $k$  et  $p$ , l'indice symbole.

En pratique et comme montré dans le tableau 3.1, le facteur d'étalement pour le code  $c_k$  peut prendre les valeurs 4 à 512, par multiple de 2; et pour celui de  $c_e$ , de 256 ou 38400. De plus, chaque élément du code (ou chip) prend la valeur  $+1$  ou  $-1$ , codée respectivement par les valeurs logiques 0 et 1.

## Récepteur WCDMA

### Canal sélectif en fréquences

Dans ce cas, le signal transmis se propage via un canal multi-voies dont la réponse impulsionnelle, pour la station réceptrice  $\eta$ , est donnée par l'expression suivante :

$$h_\eta(t) = \sum_{l=1}^{L_\eta} h_{\eta,l} \delta(t - \tau_{\eta,l}), \quad (3.2)$$

où  $L_\eta$  représente le nombre de trajets. Pour chacun d'eux, les paramètres  $h_{\eta,l}$  et  $\tau_{\eta,l}$  symbolisent respectivement, le gain complexe et le retard pour le  $l^{\text{ième}}$  trajet. L'expression du signal reçu par l'équipement  $\eta$  est donnée par :

$$\begin{aligned}
y_\eta(t) &= x_e(t) \otimes h_\eta(t), \\
&= \sum_{l=1}^{L_\eta} h_{\eta,l} x_e(t - \tau_{\eta,l}) + b(t),
\end{aligned} \tag{3.3}$$

avec  $b(t)$  représentant un bruit blanc gaussien additif, contenant entre autres l'interférence due à l'accès multiple. Nous pouvons décliner l'équation (3.3), en reprenant l'expression de  $x_e(t)$  dans l'équation (3.1), par l'expression suivante :

$$y_\eta(t) = \sum_{l=1}^{L_\eta} \sum_{k=1}^{N_k} h_{\eta,l} \beta_k s_{k,e}(p) c_{k,e}(t - pT_s - \tau_{\eta,l}) + b(t). \tag{3.4}$$




FIGURE 3.8 – Exemple de réponse indicielle du canal sans fil, avec quatre trajets et un décalage Doppler maximum fixé à 50 Hz.

La figure 3.8 présente un exemple d'un signal unitaire transmis dans un canal sélectif en fréquences. Le signal est reçu suite à de multiples évanouissements. Le canal simulé induit quatre trajets et le décalage fréquentiel Doppler est fixé à 50 Hz, soit une vitesse de déplacement du système embarqué de 20 km/h environ (fréquence porteuse fixée à 2,65 GHz). L'abscisse représente en temps la transmission de 20 trames, soit une communication de 200 ms.

Dans [96], les multiples copies du signal transmis peuvent être vues comme un vecteur de signaux reçus par un réseau d'*antennes virtuelles réceptrices* (système SIMO<sup>23</sup>). Dans ce cas, il est plus juste de considérer la transmission de  $L_\eta$  trajets par un réseau d'antennes virtuelles à l'*émission* et reçu par une antenne, établissant virtuellement un lien MISO<sup>24</sup>.

La figure 3.9 illustre ce système. Quatre copies du signal transmis  $x_e$  dans un canal large bande sont reçues par une antenne. Les quatre trajets,  $l_1$ ,  $l_2$ ,  $l_3$  et  $l_4$ , sont caractérisés par des évanouissements indépendants, symbolisés par les coefficients complexes  $h_{\eta,l_1}$ ,  $h_{\eta,l_2}$ ,  $h_{\eta,l_3}$  et  $h_{\eta,l_4}$  pour la station  $\eta$ . Chacun des trajets peut être vu comme issu d'une antenne virtuelle, transmettant le

23. Single Input Multiple Output.

24. Multiple Input Single Output




FIGURE 3.9 – Principe d'antennes virtuelles à l'émission : décomposition du système SISO large bande caractérisé par de multiples parcours du signal transmis, en un système MISO à bande étroite.

même signal  $x_e$ , à un instant différent, correspondant au retard dans le canal dispersif en temps. Le choix quant à cette représentation de ce système possède l'avantage de mettre en évidence l'interférence entre trajets [57] pouvant dégrader les performances du système.

Ainsi, le modèle SISO, pour un canal sélectif en fréquences, est décliné en un système MISO virtuel, en bande étroite. En ce sens, les techniques de détection multi-antennes itératives (e.g. l'algorithme V-BLAST<sup>25</sup>) sont applicables pour un lien SISO dans un canal sélectif en fréquences. La suppression de l'interférence entre trajets est effectuée de manière itérative.

En anticipant sur la section décrivant l'architecture multi-antennes, nous pouvons souligner l'accroissement de la complexité de traitement, dans le cas où les multiples trajets sont exploités dans le processus de détection de signaux MIMO, transmis dans un canal large bande ; d'autant plus si un schéma itératif de suppression des multi-trajets est intégré.

Suite à la réception du signal, le processus de détection est constitué de plusieurs traitements, décrits dans le paragraphe suivant.




FIGURE 3.10 – Diagramme fonctionnel général du récepteur W-CDMA point à point.

25. qui revient à la même méthode de suppression de l'interférence entre trajets, pour des codes courts.

### Détection

La figure 3.10 présente une description générale d'un récepteur W-CDMA point à point. Suite au traitement analogique, le signal  $y_\eta$  est filtré. Le module de recherche des multiples trajets (RMT) identifie les retards associés et synchronise le module rake. La recherche est effectuée en appliquant les codes utilisés à l'émission. La définition de ce module est particulièrement critique puisque la qualité du signal décodé dépend du nombre de trajets détectés.

Le circuit rake est constitué de plusieurs *doigts* que nous nommerons, dans la suite du document, par le terme anglais *fingers*. Chaque *finger* décode une des copies détectées du signal émis. Ce décodage n'est autre que le processus d'intégration, illustré par la figure 3.2. Pour chacun des trajets, le coefficient d'évanouissement complexe est évalué par le module d'estimation du canal sans fil. Les sorties des différents *fingers* sont ensuite pondérées par un coefficient complexe, pour compenser les distorsions induites par le canal, en appliquant par exemple une combinaison à gain maximal (CGM). Puis, les signaux sont sommés, augmentant ainsi le RSB du signal détecté. Le nombre maximum de *fingers* dépend du nombre de trajets considérés et varie en pratique de 4 à 6.

### Implantation

De nombreuses implantations ont été développées pour réaliser ce type de récepteur. Dans [69], il est proposé de positionner en parallèle les *fingers*. A la sortie de chacun d'eux et puisque les trajets traités sont caractérisés par des retards différents, une file de registres de type FIFO<sup>26</sup> est intégrée pour effectuer par la suite une combinaison synchrone.

La duplication des ressources matérielles associées à chaque *finger* étant contraignante en termes d'occupation silicium, dans [48] il est proposé d'intégrer un seul *finger* dont l'utilisation est partagée dans le temps, afin de traiter plusieurs trajets. Cette architecture nécessite l'intégration d'une mémoire précédant le *finger*, afin de disposer dans le même temps des échantillons correspondant aux différents trajets en attente d'être traités. Les dimensions de cette mémoire dépendent de l'étalement temporel du signal. Plus ce paramètre est important, plus la longueur de cette mémoire est augmentée. Dans [85], Nilsson propose de déplacer cette mémoire à la sortie du *finger*, réduisant ainsi la taille de celle-ci.

La technologie W-CDMA nécessite l'exécution de nombreuses tâches en parallèle à une fréquence élevée. Aussi, une approche multi-tâches est exposée dans [90], de par la définition d'une architecture reconfigurable, associée à un compilateur spécifique exploitant massivement le parallélisme. Dans [63, 64], l'application W-CDMA est implantée au sein de différents supports matériels (DSP, FPGA, ASIC) pour illustrer le concept de *reconfiguration itérative* aux niveaux algorithmique et matériel. Celui-ci consiste à exploiter les motifs de calcul similaires au sein d'un algorithme afin de minimiser la surface matérielle utilisée et la logique de reconfiguration. Cette approche permet également d'adapter le comportement de l'algorithme suivant le contexte de transmission, en ajustant le nombre d'itérations (exécution du motif de calcul redondant).

La distinction de nos travaux par rapport à ceux-ci porte sur le développement conjoint de l'ensemble des modules composant le récepteur. De plus, le module rake n'est pas réduit uniquement à la génération des statistiques sur les signaux transmis. Sa fonction est étoffée. Ainsi, les fonctions développées sont les suivantes :

- filtrage de RCS,
- module de recherche des multiples trajets (RMT),
- rake multi-fonctions (synchronisation fine, estimation du canal sans fil, désétalement des symboles des multiples canaux).

La figure 3.11 présente le système développé dont les différentes parties sont décrites dans les paragraphes suivants.

---

26. First In First Out (premier rentré, premier sorti).




FIGURE 3.11 – Diagramme fonctionnel du récepteur W-CDMA point à point implanté.

### Filtre de racine de cosinus surélevé (RCS)

Deux filtres de RCS à RIF, de longueur  $L_f$ , sont intégrés pour le traitement des voies en phase et en quadrature. La sortie complexe est donnée par l'expression suivante :

$$y_1(n) = \sum_{i=0}^{L_f-1} h(i) \times (y_{\eta,p}(n-i) + j \cdot y_{\eta,q}(n-i)), \quad (3.5)$$

avec  $y_{\eta}(n) = y_{\eta,p}(n) + j \cdot y_{\eta,q}(n)$ , le signal reçu par l'équipement  $\eta$  (cf. équation (3.3)) et  $\{h_i\}_{1 \leq i \leq L_f}$ , l'ensemble des coefficients réels du filtre. La complexité de ce filtre est critique puisque le traitement est effectué à la fréquence d'échantillonnage  $f_e$  pour chacune des deux voies.




FIGURE 3.12 – Schéma fonctionnel du module de recherche des trajets, intégrant l'opérateur Teager-Kaiser (TK).

### Module de recherche des multiples trajets (RMT)

Suite au filtrage, ce module est chargé d'identifier un maximum de trajets et de synchroniser temporellement le récepteur (à la précision chip). La figure 3.12 présente le schéma fonctionnel du module de recherche. Ce module constitue une tâche critique, tant au niveau fonctionnel qu'au niveau complexité de calcul [25, 70, 40].

Dans un premier temps, le signal d'entrée complexe  $y_1$  est appliqué à un filtre adapté. Celui-ci procède à la corrélation de ce signal avec les codes utilisés à l'émission. Le paramètre  $c_{ref}$  désigne le code de référence (ou d'identification) et représente la combinaison du code d'embrouillage conjugué  $c_e^*$ , du code OVSF  $c_{k,pilote}$  (utilisé pour étaler le canal de symboles pilotes) et la séquence de symboles pilotes connue au récepteur.

La sortie de la corrélation  $y_{1,1}$ , à la fréquence chip, est donnée par l'expression suivante :

$$y_{1,1}(n, m) = \frac{1}{L_{corr}} \sum_{q=0}^{L_{corr}-1} y_1(q + m) \times c_{ref}(q), \quad m = 0, 1, \dots, P - 1. \quad (3.6)$$

où :

- $q$  : l'indice chip,
- $n$  : l'indice de la trame considérée,
- $m$  : l'indice du chip dans la trame  $n$ , à partir duquel débute la corrélation,
- $P$  : la taille de la fenêtre d'observation du signal d'entrée,
- $c_{ref}$  : le code d'identification,
- $L_{corr}$  : la longueur de la corrélation.

En pratique, le paramètre  $L_{corr}$  équivaut à un multiple de la longueur du code  $c_{k,pilote}$ . Le paramètre  $P$  est fixé suivant l'étalement temporel du signal émis dans le canal multi-voies. Par exemple, si  $P = 256$  chips, le canal est alors observé sur  $66,7 \mu s$ . La détection d'un trajet indique le début d'une trame et du premier slot (parmi les 15 slots composant une trame). Les paramètres  $L_{corr}$  et  $c_{k,pilote}$  dépendent des hypothèses sur le canal de propagation et des contraintes matérielles. Plus les valeurs de ces paramètres sont élevées, plus la complexité est importante. Le signal en entrée étant sur-échantillonné en réception d'un facteur arbitraire, il est possible d'effectuer la recherche des trajets, non plus à la précision chip, mais à une précision plus fine<sup>27</sup>, ce qui accroît également la complexité de calcul. Par exemple, la recherche peut être effectuée pour une précision fixée à  $\frac{T_c}{2}$  [40].

Dans [71], une revue de littérature présente et compare, pour la technologie DS-CDMA, les principales techniques d'estimation des retards correspondant aux multiples trajets, dans un canal dispersif en temps. Différents algorithmes sont décrits et un classement est proposé suivant quatre critères qui sont :

- l'information à priori,
- la complexité de calcul,
- la capacité de détecter des trajets proches,
- la capacité d'identifier des trajets espacés.

Un des principaux résultats porte sur le choix d'un algorithme à structure directe<sup>28</sup>, intégrant l'opérateur *Teager-Kaiser* (TK), qui constitue un bon compromis performance/complexité pour différents contextes de transmission simulés.

L'opérateur quadratique TK a été introduit dans [60] pour mesurer l'énergie en sortie d'un processus mécanique. Il s'appuie sur l'observation de trois échantillons consécutifs et applique, sur le signal complexe  $y_{1,1}$ , l'opération suivante :

$$\begin{aligned} TK[y_{1,1}[q]] &= y_{1,1}[q] \times y_{1,1}^*[q] - \frac{1}{2} (y_{1,1}[q-1]y_{1,1}^*[q+1] + y_{1,1}[q+1]y_{1,1}^*[q-1]), \\ &= \|y_{1,1}[q]\|^2 - \Re \{y_{1,1}[q-1]y_{1,1}^*[q+1]\}. \end{aligned} \quad (3.7)$$

Cet opérateur non linéaire, simple à mettre en œuvre, maximise l'énergie pour le pic recherché et minimise les points non significatifs. Dans [44], il est montré que cet opérateur est efficace pour la résolution de trajets très proches, i.e. séparés d'une distance temporelle inférieure à un chip. Pour des trajets espacés de plusieurs chips, les performances sont satisfaisantes [71].

La puissance du signal  $y_{1,2}$  est ensuite calculée pour déterminer un point du profil de puissance  $y_{1,3}$ , point parmi les  $P$  éléments calculés :

$$y_{1,3}(n, m) = (y_{1,2}(n, m))^2, \quad m = 0, 1, \dots, P - 1. \quad (3.8)$$

27. Au mieux à la précision d'un échantillon.

28. Les structures intégrant une boucle de rétroaction peuvent impliquer la propagation des erreurs et dégrader en conséquence les performances du système.

L'ensemble des  $P$  points constitue le profil de puissance en délai (PPD) du canal observé. Une moyenne est effectuée entre ce profil de puissance, correspondant à une fenêtre d'observation, et les profils de puissance déterminés pour les trames précédentes (moyennage non-cohérent<sup>29</sup>), afin de réduire le bruit introduit par les pics parasites.

$$y_{1,4}(n, m) = \frac{1}{K} \sum_{k=0}^{K-1} y_{1,3}(n - k, m), \quad m = 0, 1, \dots, P - 1, \quad (3.9)$$

avec  $K$ , le nombre total de trames considérés.

Ensuite, le seuil de détection  $y_{1,5}$  est calculé. Cette étape constitue une phase critique, précisément pour des environnements fortement bruités ou/et caractérisés par des évanouissements rapides du signal.

Dans [70], pour une communication en ligne de vue directe, la valeur du seuil est définie de manière adaptative en s'appuyant sur l'estimé du rapport signal à interférence plus bruit (RSIB). Deux valeurs du seuil sont déterminées suivant la qualité du lien, précisément selon le niveau d'interférences. Dans [40], la détection est effectuée en deux étapes, en maximisant la probabilité de détecter un trajet valide, tout en minimisant la probabilité de détecter un trajet inexistant. En considérant ces deux contraintes, deux seuils sont calculés de manière adaptative. Le premier seuil, dont la valeur est la plus élevée, est défini pour identifier le trajet le plus fort (recherche initiale). Un second seuil est déterminé pour détecter d'autres trajets de puissance moindre.

Dans [25], la règle de calcul du seuil est simplifiée, en considérant un sous-ensemble de  $P$  candidats (les plus significatifs). La valeur du seuil est déterminée, en pondérant la moyenne  $y_{1,4}$ , donnée par l'équation (3.9), par un coefficient  $\alpha$  tel que :

$$y_{1,5} = y_{1,4} \times \alpha, \quad (3.10)$$

avec :

$$\alpha = a + bK^c. \quad (3.11)$$

Dans [25], les paramètres  $a$ ,  $b$  et  $c$  sont définis de manière expérimentale suivant les caractéristiques du canal. Par exemple, les valeurs 2, 4 et -1, respectivement pour les variables  $a$ ,  $b$  et  $c$ , donnent des résultats intéressants pour les modèles de canaux *Pedestrian A* (4 trajets) et *Vehicular A* (6 trajets) [107].

La méthode de calcul du seuil, définie par l'équation (3.11), est intégrée à nos travaux, en raison de sa simplicité et des degrés de liberté quant à l'ajustement des valeurs, suivant le contexte de transmission. De plus, il n'existe pas de règle pré-définie pour calculer ce seuil. Les paramètres de construction  $a$ ,  $b$  et  $c$ , sont définis expérimentalement.

Enfin, chaque élément du profil de puissance, résultant de l'étape de moyennage, est comparé au seuil  $y_{1,5}$  pour détecter la présence de trajets. Pour chaque trajet détecté, le module rake est activé par le signal  $y_2$  pour procéder à la suite du traitement, présenté dans la partie suivante. Le module rake exécute autant de *fingers* que de trajets détectés.

Dans le cadre de ce travail, l'ensemble des paramètres de construction, pour l'implantation d'une première version de ce module, est fixé comme suit :

- $L_{corr} = 256$ , soit la longueur du code OVSF  $c_{k,pilote}$  utilisé pour étaler un symbole pilote,
- $P = 256$  chips, soit une fenêtre d'observation de  $66,7 \mu s$ ,
- $K = 1$ , soit une seule trame considérée,
- $a = 2$ ,  $b = 18$ ,  $c = -0,5$  ; soit  $\alpha = 20$  (constante positive codée sur 5 bits).

Le facteur de suréchantillonnage FS est fixé à quatre. En d'autres termes, quatre échantillons représentent un chip reçu. Néanmoins, les ressources de l'architecture VLSI développée, présentée par la suite, ne sont pas figées pour ces paramètres et peuvent être ajustées suivant selon le contexte de transmission et les contraintes matérielles.

29. Dans le cas où le temps de cohérence du canal est inférieur au temps de calcul de cette moyenne.




FIGURE 3.13 – Profil de puissance en délai pour différents RSB pour un canal sans fil sélectif en fréquences caractérisé par  $f_d = 7,36$  Hz (3 km/h) et quatre trajets.

La figure 3.13 présente différents résultats de simulation du module de recherche des multiples trajets. Le canal de Rayleigh simulé, comporte quatre trajets, avec un décalage fréquentiel Doppler ( $f_d$ ) fixé à 7,36 Hz, soit une vitesse du mobile de 3 km/h. Ces résultats montrent dans un premier temps que plus le RSB est faible, plus le profil de délai en puissance est bruité. Pour un RSB de 0 ou 5 dB, seuls deux trajets sur quatre sont détectés. Pour un RSB de 10 ou 15 dB, un trajet supplémentaire est détecté. Pour ces résultats de simulation, la méthode de calcul du seuil est identique pour les quatre cas simulés et non pas adaptée suivant le RSB.

### Module rake multi-fonctions

Suite à la détection d'au moins un trajet, le module rake est activé pour procéder au décodage. Ce module ne procède pas uniquement à l'intégration (suivant le facteur d'étalement) des différents canaux d'information transmis. A cette tâche sont ajoutés, pour chaque *finger*, les fonctions de synchronisation fine (à la précision d'un échantillon) et d'estimation du coefficient complexe du canal pour le trajet considéré [79]. En ce sens, cette définition du *finger* se distingue des architectures développées jusqu'à maintenant [69, 85, 90, 49, 1].

Le module RMT effectue une synchronisation à la précision *chip*. La synchronisation fine consiste à déterminer, parmi FS échantillons disponibles, celui qui comporte le plus de puissance pour le trajet considéré. Ce calcul de poursuite est réalisé en positionnant trois boucles d'asservissement en temps (ou DLL<sup>30</sup>) et s'appuie sur l'observation de trois échantillons consécutifs. Pour chaque *finger*, cette synchronisation repose sur l'insertion de trois DLLs dont l'une est idéalement synchronisée avec le trajet, la seconde retardée et la troisième en avance. L'adressage des échantillons, dans la mémoire SRAM, est ensuite corrigé, si nécessaire, pour que la voie synchronisée traite la séquence d'échantillons la plus pertinente.

La figure 3.15 présente le diagramme fonctionnel d'une DLL, pour le traitement des voies en retard et en avance. Dans un premier temps, le signal est multiplié par les codes d'étalement et d'embrouillage. Le résultat est intégré sur 256 chips, correspondant à la longueur du code  $c_{k,pilote}$ .

30. Delay Locked Loop






FIGURE 3.14 – Diagramme fonctionnel d'un *finger* intégrant trois boucles d'asservissement en temps (DLL), effectuant une synchronisation fine, le calcul de l'estimé du coefficient complexe du canal  $\tilde{h}^{l_i}$  pour le trajet  $l_i$  et la génération des statistiques des différents symboles, transmis par les multiples canaux.




FIGURE 3.15 – Structure détaillée des DLLs pour les voies en retard et en avance, avec en entrée le signal  $y_{4,i}$  pour  $i = 1$  (voie en retard) et  $i = 3$  (voie en avance).

Suite à la multiplication par le symbole pilote, la puissance du signal résultant est évaluée. Il est possible d'allonger la corrélation sur plusieurs symboles pilotes pour affiner l'estimation au coût d'une augmentation de la complexité de calcul.

Sur la voie synchronisée (cf. figure 3.16), la structure de la DLL est complétée par le calcul de l'estimé du coefficient d'évanouissement  $\tilde{h}^{l_i}$  pour le trajet  $l_i$  considéré sur un nombre arbitraire ( $N$ ) de symboles pilotes.

La puissance du signal étant calculée par chacune des trois DLLs, le signal comportant le plus d'énergie est identifié. Le signal  $y_{3,4}$  indique la voie de traitement la plus pertinente au générateur d'adresses qui modifie les adresses de lecture si nécessaire.

Le signal parfaitement synchronisé est ensuite intégré pour chacun des canaux d'information suivant *FE*. Ainsi, cette structure améliorée du *finger* permet d'affiner la synchronisation temporelle à la plus petite précision et de poursuivre le trajet suivant les fluctuations du canal, améliorant ainsi l'estimé du coefficient complexe du canal, de même que les étapes d'intégration des échantillons et de décodage.

Pour finir, les signaux désétaillés correspondant aux canaux d'information sont pondérés et sommés en appliquant par exemple une combinaison à gain maximal. Une décision (souple ou dure) est ensuite prise sur les symboles transmis ( $\hat{s}$ ). Ceux-ci sont envoyés pour la suite des traitements, e.g. le décodage de canal.




FIGURE 3.16 – Structure détaillée de la DLL synchrone, avec génération de l'estimé du coefficient du canal  $\tilde{h}_{l_i}$ , pour le trajet  $l_i$ .




FIGURE 3.17 – TEB expérimental pour le système SISO-WCDMA, intégrant la technique de combinaison à gain maximal (CGM) pour le décodage de 1, 2 et 3 trajets ; dans un canal de Rayleigh simulant 4 trajets et  $f_d = 7,36$  Hz.

### Simulation d'un système SISO-WCDMA

La figure 3.17 présente les performances d'un tel système. Deux canaux sont transmis : un canal de données dont les symboles QPSK sont étalés par un code de longueur 16 *chips*, et un canal de symboles pilotes ( $FE = 256$ ) transmis sur la voie en quadrature. Sans codage de canal, une communication de 480 kbps est ainsi simulée. Le canal multi-trajets est estimé en réception sur six symboles pilotes et une combinaison à gain maximal suivie d'une sommation des différents trajets sont ensuite appliquées pour procéder à la détection. Le canal sans fil (de type Rayleigh) comporte quatre trajets et un décalage fréquentiel Doppler de 7,36 Hz est simulé. Les coefficients d'évanouissement du canal sont estimés une fois par slot.

Indice trajet	Retard (en chips)	Puissance relative (en dB)	Coefficient d'évanouissement
1	0	0	$-0,5825 - j \times 0,1780$
2	1	-0,9	$0,1494 - j \times 0,3836$
3	3	-4,9	$0,5927 + j \times 0,0918$
4	5	-8	$-0,0337 - j \times 0,0220$

TABLE 3.2 – Caractéristiques des multiples trajets modélisant le canal de Rayleigh, pour la simulation du système SISO W-CDMA.

Pour information, le tableau 3.2 résume les caractéristiques des quatre trajets, modélisant le canal sans fil de type Rayleigh. Pour rappel, la largeur temporelle d'un chip est donnée par  $\frac{1}{f_c} = \frac{1}{3,84 \times 10^6}$ , soit approximativement 260 ns. La puissance de chacun des trajets est donnée par rapport au premier trajet. Par exemple, la puissance du troisième trajet correspond à un facteur

de  $10^{-\frac{4.9}{10}} \approx 0,32$  de celle du premier trajet. La puissance totale des trajets est normalisée à l'unité.

Comme montré par la figure 3.17, plus le nombre de trajets identifiés croît, plus la qualité du lien est améliorée. En considérant la figure 3.13 (cf. page 77), pour un RSB inférieur à 10 dB, le système décode deux trajets correspondant à deux signaux détectés. Pour un RSB égal ou supérieur à 10 dB, le système traite trois trajets et fournit alors de meilleures performances.




FIGURE 3.18 – TEB pour le système SISO-WCDMA suivant la taille des échantillons (6, 7, 8 et 10 bits) dans un canal gaussien.

Les performances du système dépendent également de la taille des échantillons en entrée du récepteur. La figure 3.18 présente les performances suivant ce paramètre dans le cas d'un canal gaussien. La courbe idéale est donnée pour le cas où les échantillons sont codés en précision infinie. Ensuite, moins le nombre de bits alloués aux échantillons est important, plus les performances se dégradent. Un format fixé à 8 bits fournit un compromis complexité/performances satisfaisant, comparé à la courbe idéale. Un format fixé à 10 bits réduit faiblement les performances mais complexifie le circuit. En outre, un format fixé à 7 bits donne des performances trop dégradées de celles de la courbe idéale. Ce choix de 8 bits est également appliqué pour les développements présentés dans [1].

Après avoir détaillé les principales fonctionnalités du système point à point du système SISO-WCDMA, une complexité de calcul approximative est fournie dans la section suivante, afin d'illustrer le coût d'implantation d'un tel système.

### Estimation de la complexité de calcul du système SISO-WCDMA

La complexité de calcul est évaluée en supposant qu'un canal DPDCH et un canal DPCCH (cf. partie 3.1.3), soit  $N_k = 2$ , sont transmis et décodés en réception. Les gains respectifs,  $\beta_d$  et  $\beta_c$  (cf. partie 3.1.3), sont identiques et fixés à l'unité. Le facteur de suréchantillonnage et la longueur des filtres de RCS sont fixés respectivement à 4 et 32. La complexité est donnée en nombres d'opérations réelles, sans distinction sur le type d'opération et sans aucune optimisation (e.g. la

simplification de l'opération de multiplication par un code complexe ou encore la réduction du nombre de multiplications réelles pour la multiplication complexe).

### Émetteur

Pour l'émetteur, deux étapes sont considérées : l'étalement spectral et le filtrage de RCS.

Le premier module implique l'étalement des deux canaux de symboles complexes ( $2 \times N_k$  opérations), l'addition des deux résultats intermédiaires ( $2 \times (N_k - 1)$  opérations), suivie de l'étape d'embrouillage (6 opérations), à la fréquence chip ( $f_c = 3,84$  MHz). Le nombre d'opérations est évalué à 12, soit une puissance de calcul de 46 Mops donnée par :

$$\begin{aligned}\Psi_{E,1} &= f_c \times [(2 \times N_k) + 2 \times (N_k - 1) + 6] \\ &= 3,84 \times 10^6 \times [(2 \times 2) + 2 \times (2 - 1) + 6], \\ &\approx 46 \text{ Mops.}\end{aligned}\tag{3.12}$$

Le second module porte sur le filtre de RCS, précédé d'une étape de suréchantillonnage, et dont le traitement est effectué pour chacune des deux voies à la fréquence d'échantillonnage, soit  $FS \times f_c$ . La complexité de ce filtrage est ainsi évaluée à :

$$\begin{aligned}\Psi_{E,2} &= (FS \times f_c) \times 2 \times (2 \times L_f - 1), \\ &= (4 \times 3,84 \times 10^6) \times 2 \times (2 \times 32 - 1), \\ &\approx 1935 \text{ Mops.}\end{aligned}\tag{3.13}$$

Au total, l'émetteur nécessite une puissance de calcul d'environ  $\Psi_E = \Psi_{E,1} + \Psi_{E,2} = 2$  Gops. La partie la plus complexe est identifiée par les filtres de RCS et l'impact de l'étalement des deux canaux est négligeable.

### Récepteur

Le récepteur est divisé en trois modules principaux. Le premier module, identique au module de filtrage à l'émission, nécessite en conséquence une puissance de calcul équivalente, soit 1935 Mops ( $\Psi_{R,1}$ ). Celui-ci fonctionne pendant toute la durée d'une communication.

Le second module, module RMT, constitue la partie la plus coûteuse pour le système en bande base. La construction de celui-ci dépend de certains paramètres, fournis précédemment (cf. partie 3.2.2), et fonctionne à la fréquence chip. L'estimation de la complexité de calcul est délicate pour ce module puisque de nombreux degrés de liberté conditionnent la construction de celui-ci. Cette complexité dépend de la stratégie de fonctionnement et du contexte de transmission. En effet, si ce module identifie suffisamment de trajets, il peut être désactivé et réactivé dans le cas où les différents trajets disparaissent (ou s'évanouissent). Il dépend également de la vitesse de fluctuation des caractéristiques du canal sans fil et du contexte applicatif (i.e. de la qualité de service souhaitée). Le temps de réponse de ce module influe sur l'implantation de ce module. Une réponse immédiate implique un calcul rapide (e.g. activation du module RMT à la fréquence trame). Des contraintes relaxées peuvent amener à des calculs répartis sur plusieurs trames [40].

Pour procéder à l'estimation de la complexité de calcul pour ce module, nous supposons la connaissance des codes utilisés, suivie d'un calcul répété une fois par trame, correspondant à 38400 chips. Cette mise au point réduit en apparence la puissance de calcul. Cependant, le module RMT représente une tâche fonctionnant en parallèle et donc dans le pire cas et pour un temps donné, sa mise en œuvre implique un coût considérable, identifiant ce module comme étant le plus complexe.

Le calcul d'un point du PPD implique la multiplication (processus de corrélation) d'une séquence d'échantillons par le code d'identification ( $6 \times L_{corr}$ ). La moyenne de ce résultat est ensuite calculée ( $2 \times (L_{corr} - 1)$ ). L'opérateur TK implique 7 opérations et l'élévation au carré, 1 opération. Ainsi, la complexité de calcul d'un point du PPD, à la fréquence chip, est donnée par :

$$\begin{aligned}
\Psi_{R,2,1} &= f_c \times [6 \times L_{corr} + 2 \times (L_{corr} - 1) + 7 + 1], \\
&= 3,84 \times 10^6 \times [6 \times 256 + 2 \times (256 - 1) + 7], \\
&\approx 7,883 \text{ Gops.}
\end{aligned} \tag{3.14}$$

L'étape suivante implique la moyenne de  $K$  PPDs, pour une fenêtre d'observation de longueur  $P$  ( $P \times (K - 1)$  opérations pour  $K > 1$ , sinon aucune opération). Puisque nous fixons  $K = 1$ , cette étape n'implique pas de calcul. Le calcul du seuil est donc défini par la moyenne du PPD ( $P$  opérations), pondérée par un facteur réel (cf. équation (3.11)). La complexité totale de ce module est donnée par l'expression suivante :

$$\begin{aligned}
\Psi_{R,2,2} &= f_c \times [P + 1 + 1], \\
&= 3,84 \times 10^6 [256 + 1 + 1], \\
&\approx 991 \text{ Mops.}
\end{aligned} \tag{3.15}$$

Ainsi, le module RMT nécessite une puissance de calcul estimée à  $\Psi_{R,2} = \Psi_{R,2,1} + \Psi_{R,2,2} = 8,874$  Gops, dont la partie la plus exigeante est identifiée par l'étape de génération des points du PDP, soit la corrélation du code d'identification avec une séquence d'échantillons. Il sera vu par la suite que sous certaines conditions, cette partie peut être réduite à une simple unité de calcul.

Pour le module rake, nous supposons qu'au maximum quatre trajets ( $L = 4$ ) sont traités. Pour chaque *finger*, les circuits DLL sont activés une fois par slot<sup>31</sup> (2560 chips) et le coefficient complexe du canal sans fil est estimé en considérant un symbole pilote (256 chips). Pour une DLL, la multiplication par le code d'embrouillage, le code d'étalement, le symbole pilote et l'élévation au carré représentent un coût respectif de 6, 2, 2 et 3 opérations. Le calcul du maximum nécessite 2 opérations. L'étape de désétalement implique 8 opérations par canal d'information. La complexité du rake est donnée par l'expression suivante :

$$\begin{aligned}
\Psi_{R,3} &= L [3 \times f_c \times (6 + 2 + 2 + 3 + 2 + (8 \times N_k))], \\
&= 4 [3 \times 3,84 \times 10^6 \times (15 + (8 \times 2))], \\
&\approx 1428 \text{ Mops.}
\end{aligned} \tag{3.16}$$

Les signaux désétales sont ensuite pondérés par un coefficient complexe. Les facteurs d'étalement étant différents pour chaque canal, nous fixons FE à 16 pour le canal de données et 256 pour le canal pilote. La multiplication complexe implique 6 opérations pour chaque trajet et l'addition des statistiques implique  $2 \times (L - 1)$  opérations. Ainsi, pour cette dernière étape, la complexité est évaluée à :

$$\begin{aligned}
\Psi_{R,4} &= \left( f_c \times \left( \frac{1}{16} + \frac{1}{256} \right) \right) \times (6 \times L + 2 \times (L - 1)), \\
&= \left( 3,84 \times 10^6 \times \left( \frac{272}{4096} \right) \right) \times (6 \times 4 + 2 \times (4 - 1)), \\
&\approx 8 \text{ Mops.}
\end{aligned} \tag{3.17}$$

Au total, le système nécessite une puissance de calcul totale de :

$$\begin{aligned}
\Psi_{tot} &= \sum_{i=1}^4 \Psi_i, \\
&= 1935 + 8874 + 1428 + 8, \\
&= 12245 \text{ Mops} \approx 12,2 \text{ Gops.}
\end{aligned}$$

---

31. Il est supposé que les caractéristiques du canal sans fil sont inchangées pendant ce temps.

Cette complexité est donnée en termes d'opérations réelles et sans aucune optimisation. Elle constitue une borne supérieure.




FIGURE 3.19 – Secteurs représentant la complexité du récepteur SISO-WCDMA.

Ces différents résultats sont représentés par la figure 3.19. La partie la plus complexe du système point à point est identifiée comme étant le module RMT, suivi du module de filtrage, puis du rake. Suivant le nombre de canaux transmis et le facteur d'étalement appliqué pour chacun d'eux, la complexité de l'étape de combinaison peut varier. Néanmoins, celle-ci reste faible puisque les fréquences de traitement (fréquence symbole) sont réduites.

Après avoir donné une estimation de la complexité du système point à point W-CDMA, les parties suivantes détaillent l'implantation des différents modules, en débutant par le module de filtrage.

### 3.2.2 Architectures matérielles

L'une des caractéristiques du système point à point W-CDMA, présenté dans les parties précédentes, porte sur la multitude des fréquences de fonctionnement (fréquences d'échantillonnage, chip, slot, trame). Afin d'éviter l'introduction de circuits de génération de plusieurs signaux d'horloge, le système général développé comporte une seule fréquence d'horloge et la gestion des différentes cadences de traitement est à la charge des unités de contrôle. Seules des mémoires RAM simple port (SRAM) synchrone sont intégrées en raison de leur faible complexité, comparée à celle des mémoires multi-ports.

De plus, le format aux entrées du système est paramétrable et propagé au sein du circuit, suivant les règles de codage en virgule fixe et selon certains choix appliqués à des points spécifiques du système. Cette approche permet d'implanter le même circuit pour différentes tailles de données en entrée. Il peut être également implanté sous forme d'un ASIC ou au sein d'un FPGA. Pour ces deux types de support, des résultats d'implantation sont donnés pour chaque architecture. Ainsi, le système développé est générique et multi-cibles. La conception des différents modules diffère suivant la fréquence d'horloge spécifiée.

#### A - Filtres de racine de cosinus surélevé

Ce filtre, présenté dans le second chapitre (cf. partie 2.1.1), implique une puissance de calcul importante, nécessitant une conception précise pour aboutir à une réalisation faible coût.

Il peut être implanté en procédant à une décomposition en plusieurs phases [86]. Cette parallélisation des ressources du filtre autorise une réduction de la fréquence de fonctionnement et donc de l'énergie consommée. Une architecture a été développée en ce sens [31]. Dans notre cas, une seule fréquence d'horloge est utilisée et le traitement est également parallélisé et pipeliné.

Le codage CSD<sup>32</sup> des coefficients du filtre constitue une méthode intéressante au niveau matériel [86, 31]. Néanmoins, nous souhaitons une structure flexible pouvant être modifiée aisément suivant les paramètres  $L_f$  et  $FS$ , et les caractéristiques du circuit ciblé.

Pour un filtre donné, le codage CSD approxime les coefficients dont les valeurs sont fixes. La multiplication par un coefficient approximé en puissance de deux implique une séquence d'opérations (décalage, addition et soustraction), propre au coefficient considéré. Cela entraîne une conception figée ou le développement d'une unité fonctionnelle prenant en compte tous les cas. Les paramètres  $FS$  et  $L_f$  peuvent varier. En effet, augmenter  $FS$  permet d'avoir plus de diversité sur les échantillons reçus et de détecter des trajets peu espacés. Elle permet également d'améliorer la synchronisation fine effectuée par chaque *finger* (cf. partie 3.2.1).

Aussi, il fut décidé de concevoir ce module de manière *classique*, intégrant des unités effectuant des multiplication-addition et accumulation (opérations de type MAC), et prenant en compte les valeurs des coefficients, sans approximation. La structure peut être modifiée suivant la technologie ciblée et les paramètres du filtre.




FIGURE 3.20 – Réponse impulsionnelle du filtre de RCS implanté, de longueur 32 et  $FS$  fixé à 4.

### Propriétés du filtre

Dans notre cas, le filtre implanté est représenté par la figure 3.20 illustrant la réponse à l'impulsion. La longueur de celui-ci ( $L_f$ ) et le facteur de suréchantillonnage ( $FS$ ) sont fixés respectivement à 32 et à 4. Les coefficients sont codés sur 10 bits. Ceux-ci sont générés à l'aide de l'outil Matlab, suite à l'exécution d'une fonction développée par Harada [47]. Un codage des valeurs est ensuite appliqué en utilisant les fonctions propres à l'outil *Fixed-Point Toolbox* du logiciel Matlab.

Les échantillons en entrée sont codés sur  $N_e = 8$  bits. Afin de réduire la complexité du circuit en aval, le format de sortie du filtre est identique au format d'entrée, soit  $N_e$ . Le format de sortie étant en double précision ( $N_e + N_h$ ), cette troncature est effectuée en sélectionnant les  $N_e$  bits de poids fort du résultat final, représentant les bits les plus significatifs.

### Architecture initiale

Ce filtre peut être implanté de manière classique, en positionnant autant de ressources que nécessaires (cf. figure 3.21). Le traitement est effectué à la fréquence d'arrivée des échantillons  $f_e = f_c \times FS = 3,84 \times 10^6 \times 4 = 15,36$  MHz. L'intérêt porte sur un contrôle simplifié puisque le traitement est effectué en flot, évitant ainsi l'insertion d'une machine d'états, de blocs mémoires

32. Canonic Signed Digit.




FIGURE 3.21 – Architecture initiale du filtre de RCS effectuant le filtrage des deux voies (en phase et en quadrature) en parallèle.

et de générateurs d'adresses. Les interconnexions entre les différentes ressources sont figées. Cependant, la complexité matérielle est proportionnelle à la longueur du filtre, d'où une surface occupée importante. Pour cette raison, cette solution est écartée et une architecture alternative est proposée.

### Architecture optimisée en surface

En augmentant la fréquence d'horloge ( $f_h > f_e$ ), il est possible de paralléliser le traitement et de réduire le nombre d'opérateurs arithmétiques. Le découpage en plusieurs unités disposées en parallèle est effectué suivant la contrainte de temps, définie en fonction du circuit ciblé et de la stratégie de conception. La fréquence d'horloge rapide  $f_h$  est fixée à 92,16 MHz. En spécifiant cette fréquence, six cycles d'horloge ( $\frac{f_h}{f_e} = \frac{92,16}{15,36} = 6$ ) sont disponibles pour effectuer les calculs nécessaires et générer le résultat complexe.

A cette fréquence et pour cette stratégie de conception, le nombre de cycles disponibles n'est pas suffisant pour qu'une seule unité de calcul puisse procéder au filtrage des deux voies. Dans cette optique, il est nécessaire de définir une architecture dont la fréquence d'horloge doit être au minimum de  $f_h \times 2 \times 32 = 15,36 \times 64 = 983,04$  MHz. Une méthode pour atteindre cet objectif consiste à pipeliner les ressources afin de réduire le chemin critique au sein du circuit synchrone. Cela représente un effort de conception important puisqu'il est nécessaire de partitionner les opérateurs arithmétiques (multiplieurs et additionneurs).

En disposant de  $N = 6$  cycles d'horloge, une écriture (vieillessement des échantillons) et cinq lectures ( $N-1$ ) sont effectuées à la fréquence  $f_e$  puisque seules des mémoires de type SRAM simple port sont intégrées. Si cette mémoire était double port, une écriture et une lecture pourraient être effectuées simultanément. D'autre part, intégrer des mémoires de 5 mots de 16 bits chacun ( $5 \times 16$ ) n'est pas optimal. La mémorisation des échantillons peut être réalisée sous forme d'une file de registres associée à des multiplexeurs. Néanmoins, dans l'optique où la fréquence d'horloge et les paramètres du filtre peuvent évoluer, l'ensemble des éléments de mémorisation est réalisé sous forme de SRAMs.

En fixant le nombre de lectures à 5,  $\left\lfloor \frac{L_f}{N-1} \right\rfloor = \left\lfloor \frac{32}{5} \right\rfloor = 6$  unités de traitement ( $UT$ ) sont positionnées en parallèle. Les opérations restantes à effectuer, au nombre de  $L_f - \left\lfloor \frac{L_f}{N-1} \right\rfloor \times (N-1) = 2$ , sont à la charge d'une septième unité de traitement ( $UT_7$ ). Cette unité est particulière dans le sens où elle effectue les calculs restants et génère également le résultat final.

La figure 3.22 présente l'architecture générale du module de filtrage des deux voies en réception. Celle-ci est caractérisée par l'insertion de deux ensembles séparés de blocs mémoires. Le premier ensemble  $EM_1$  contient les coefficients réels du filtre de RCS, identiques pour le traitement des deux voies. Le second ensemble de mémoires  $EM_2$  est composé de plusieurs mémoires ( $UM_i^2$ ), connectées *bout à bout*, qui contiennent les échantillons complexes reçus ( $y_\eta$ ) provenant






FIGURE 3.22 – Structure optimisée du filtre de RCS procédant au filtrage des deux voies (en phase et en quadrature) en parallèle.

des CANs. Pour une même case mémoire, les parties réelle et imaginaire de  $y_\eta$  sont sauvegardées respectivement sur les bits de poids fort et de poids faible. Le fonctionnement global de  $EM_2$  peut être vu comme celui d'une FIFO puisque l'échantillon le plus ancien d'une mémoire  $UM_i^2$  est transmis à la mémoire suivante  $UM_{i+1}^2$  et devient en conséquence pour celle-ci l'échantillon le plus récent. Les accès mémoires de ces différentes unités sont effectués en parallèle (traitement simultané des données) par les unités de calcul  $UT_i$ . Chaque  $UT$  génère un résultat partiel, soit au total sept. L'addition de ces résultats partiels est effectuée, en partie, en réutilisant les additionneurs de certaines unités. En effet, l'insertion de mémoires de type SRAM et le traitement en flot autorisent la réutilisation de ces ressources pendant un cycle d'horloge. Plusieurs  $UT$ s sont connectées entre elles (cf. figure 3.22).




FIGURE 3.23 – Addition des produits partiels sous forme d'arbre, pour le filtrage de RCS.

Les unités  $UT_1$ ,  $UT_3$  et  $UT_5$  réduisent donc le nombre total de produits partiels à quatre. Le calcul de la somme est effectué en plusieurs cycles par l'unité  $UT_7$ . La figure 3.23 illustre l'addition des produits partiels sous forme d'arbre binaire. Chaque point représente un produit partiel et les indices numériques indiquent l' $UT$  dans lequel est localisé le résultat intermédiaire.

La structure interne des unités  $UT_2$ ,  $UT_4$  et  $UT_6$  est donnée par la figure 3.24. Chacune d'elle est composée de deux structures MACs : l'une pour le filtrage des échantillons de la voie en phase et l'autre pour le filtrage de la voie en quadrature. Un lien direct est établi en sortie du multiplieur pour un chargement direct de l'accumulateur. Chaque  $UT$ , excepté la septième, procède ainsi en 6 cycles à 5 multiplications-accumulations.

La structure interne des unités  $UT_1$ ,  $UT_3$ ,  $UT_5$  et  $UT_7$  est donnée par la figure 3.25. Les




FIGURE 3.24 – Architecture interne d'une unité de calcul  $UT_i$  pour  $i = 2, 4, 6$  du filtre de RCS, constituée de deux MACs en parallèle, pour le traitement des voies en phase et en quadrature.

différences par rapport à la structure précédente portent sur l'ajout d'un registre pour chacune des deux voies, afin de libérer les accumulateurs, et d'un étage de multiplexeurs. Libérer les accumulateurs, par l'ajout de registres supplémentaires, permet d'optimiser les ressources utilisées. Cela permet également à l'unité  $UT_7$  de disposer des résultats intermédiaires pendant plusieurs cycles pour calculer la somme finale. D'autre part, les deux étages de multiplexage permettent d'isoler les additionneurs-accumulateurs et donc de les utiliser de manière indépendante pour des opérations d'accumulation entre  $UTs$ .

**Implantation optimisée suivant la dynamique des données.** En étudiant la dynamique des coefficients du filtre (cf. figure 3.20), la première solution envisagée portait sur l'exploitation de la symétrie inhérente au filtre, afin de réduire le nombre de multiplications par un facteur deux environ. Les multiplications visées seraient substituées par des files de registres. Cependant, celles-ci occupent une surface considérable, fonction de la distance séparant les deux coefficients symétriques (cf. figure 3.20), écartant en conséquence cette solution.

Une seconde approche porte sur l'étude de la dynamique des coefficients du filtre qui nous amène à une structure optimisée, basée sur des opérateurs arithmétiques de taille différente. Au vu des coefficients du filtre (cf. figure 3.20), les valeurs maximales sont comprises dans le lobe principal. Plus les coefficients sont distancés du lobe principal, plus les valeurs de ceux-ci sont réduites. Ce constat est propre à cette classe de filtres.

Pour notre cas d'étude, l'ensemble des 32 coefficients peut être décomposé en sept sous-ensembles  $E_i$ , correspondant aux unités de calcul composant l'architecture du filtre (illustrée par la figure 3.22). Pour chaque sous-ensemble, certains bits ne changent pas et donc il n'est pas nécessaire d'effectuer des opérations sur le format d'origine, soit  $N_h$  bits. Dans la figure 3.26, les parties grisées indiquent pour chaque sous-ensemble les bits significatifs et donc sélectionnés pour effectuer les opérations. L'avantage est évident puisque le multiplieur d'origine 8 par 10 est substitué par un multiplieur de taille moindre, e.g. 8 par 4 pour l'ensemble  $E_1$ . Le gain porte autant sur la surface silicium occupée (ou le nombre de cellules utilisées dans un FPGA) que sur l'énergie consommée.

L'optimisation s'appuie sur l'omission de certains bits de poids fort. Pour chacun des produits partiels, le bit de signe est étendu pour additionner ceux-ci. L'optimisation peut porter également sur les bits de poids faible, comme c'est le cas pour l'ensemble  $E_4$ , réduisant ainsi le multiplieur  $8 \times 9$  à un multiplieur  $8 \times 5$ . En plus de l'extension du bit de signe, il est nécessaire de procéder à un décalage sur la gauche de 3 bits (insertion de valeurs nulles sur les bits de poids faible).




FIGURE 3.25 – Architecture interne d’une unité de calcul  $UT_i$  pour  $i = 1, 3, 5, 7$  du filtre de RCS, constituée de deux MACs en parallèle, pour le traitement des voies en phase et en quadrature.

Concernant les additionneur-accumulateurs, puisque 5 additions-accumulations sont effectuées, seuls trois bits de garde suffisent en appliquant la norme L1 [78]. Les additionneurs effectuent ainsi des opérations sur des opérandes dont le bit de signe est étendu de trois positions, au lieu d’une extension sur toute la plage du format de sortie d’origine (18 bits). Par exemple, l’additionneur procède pour l’ $UT_4$  à des opérations sur 13 bits au lieu de 18 bits. Le bit de signe est étendu avant d’additionner les produits partiels. Seule l’ $UT_7$  effectue des additions sur ce format puisqu’elle génère le résultat final.

En somme, en exploitant les propriétés du filtre de RCS, une implantation efficace de celui-ci est réalisable, autorisant un gain matériel substantiel et bénéfique pour l’ensemble du récepteur point à point. Ce gain est d’autant plus significatif pour le cas des antennes multiples qui sera traité par la suite. D’autre part, cette approche n’est pas applicable pour les filtres polyphases puisque le découpage de l’ensemble des coefficients en plusieurs sous-ensembles est désordonné.

### Résultats d’implantation

Dans un premier temps, ces résultats sont donnés suite à l’intégration des différents circuits au sein du FPGA<sup>33</sup> V6000 de la série Virtex II [112] (produit de la compagnie *Xilinx*). Le choix de ce circuit est justifié par le fait qu’il est intégré et utilisé au sein de la plate-forme de prototypage rapide de la compagnie *Lyrtech* [72], dans laquelle a été simulée en environnement réel une version minimale du système point à point WCDMA (cf. section 3.4.1). La synthèse et le placement-routage ont été réalisés en utilisant respectivement les outils *Precision RTL* (*Mentor Graphics*) et *ISE Foundation* (*Xilinx*). La fréquence d’horloge a été fixée à 92,16 MHz.

Dans un deuxième temps, des résultats sont fournis pour la conception d’un circuit dédié de type ASIC. Ce développement a été réalisé en utilisant l’outil *Design Compiler* de *Synopsys*. L’utilisation de la bibliothèque fondeur correspond à une technologie CMOS 130 nm de la compagnie *STMicroelectronics*. Les résultats sont fournis pour une tension d’alimentation de 1,2 Volts. De plus, les résultats fournis en termes de puissance consommée constituent uniquement une première information générée par l’outil *Design Power*. Celui-ci fournit une estimation probabiliste ne reflétant pas la puissance consommée réelle.

33. Field Programmable Gate Array.




FIGURE 3.26 – Représentation des coefficients du filtre de RCS (de longueur 32), avec décomposition en 7 sous-ensembles.

Ces différents commentaires sont valables pour la suite du document portant sur les résultats d'implantation et de synthèse.

**Implantation au sein d'un circuit FPGA.** Les éléments principaux de ce circuit programmable portent sur :

- des blocs logiques configurables, dénommée CLB (*Configurable Logic Block*),
- des blocs mémoires simple et double port,
- des multiplieurs dédiés sur 18 bits,
- et des blocs de gestion du signal d'horloge, dénommés DCM pour *Digital Clock Manager*.

Un réseau d'interconnexion flexible et programmable permet de faire communiquer ces éléments entre eux.

L'unité CLB est constituée de quatre *slices* identiques. Chacune d'elles est constituée essentiellement de deux générateurs de fonctions à 4 entrées. Un générateur est programmable pour implanter soit un registre (16 bits) à décalage, soit un registre sur 16 bits d'une mémoire RAM synchrone (simple ou double port) plus large<sup>34</sup> ou encore une LUT (Look-Up Table) à 4 entrées, permettant de réaliser une fonction combinatoire quelconque. La structure d'un slice est complétée par un ensemble de portes logiques, de multiplexeurs et d'éléments de mémorisation.

Ressource	utilisées	utilisation (%)
Bascules	512	0,74
Slices	771	2,28
RAMs	0	0
Multiplieurs	0	0

TABLE 3.3 – Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de la première version du filtre de RCS (cf. figure 3.21).

Le tableau 3.3 indique le coût d'implantation au sein du FPGA V6000 de la première version du filtre (cf. figure 3.21). Les seules ressources utilisées portent sur un faible pourcentage des bascules et des slices disponibles. Les tableaux 3.4 et 3.5 fournissent respectivement l'ensemble des ressources utilisées pour la seconde version (cf. figure 3.22) et la troisième version du filtre (implantation optimisée suivant la dynamique des données, cf. page 88). Les performances sont

34. Plusieurs LUTs peuvent être connectées entre elles pour constituer une mémoire RAM synchrone.

Ressource	utilisées	utilisation (%)
Bascules	688	0,99
Slices	344	1,02
RAMs	6	4,17
Multiplieurs	14	9,72

TABLE 3.4 – Résultats d’implantation, au sein du FPGA V6000 (Xilinx) de la seconde version du filtre de RCS (cf. figure 3.22).

Ressource	utilisées	utilisation (%)
Bascules	616	0,88
Slices	314	0,93
RAMs	6	4,17
Multiplieurs	14	9,72

TABLE 3.5 – Résultats d’implantation, au sein du FPGA V6000 (Xilinx) de la troisième version du filtre de RCS.

semblables. Les multiplieurs instanciés ne sont pas des opérateurs multi-précisions [45] et effectuent des opérations sur un format identique (18 bits). Comparé aux résultats fournis par le tableau 3.3, les tableaux 3.4 et 3.5 indiquent une occupation des ressources optimisée puisque plusieurs mémoires (RAMs) et multiplieurs sont instanciés.

Circuit	Surface ( $\mu m^2$ )	Chemin critique (ns)	Puissance consommée (mW)
Première version	90881 (76422/14459)	4,60	17,20
Seconde version	119618 (72355/47263)	4,28	26,65
Troisième version	98164 (50901/47263)	4,28	25,70

TABLE 3.6 – Résultats d’implantation en termes de surface (combinatoire/non-combinatoire), de vitesse et de puissance consommée, des différentes versions du filtre pour la bibliothèque fondeur CMOS 130 nanomètres de STMicroelectronics.

**Synthèse pour la génération d’un circuit de type ASIC.** Les résultats de synthèse sous forme d’un ASIC sont fournis par le tableau 3.6. Globalement, ces résultats montrent que la première version du filtre représente la structure la plus intéressante. Celle-ci occupe moins de place et consomme moins de puissance. Suite à l’étude du circuit synthétisé, l’outil Design Compiler optimise la structure initiale du filtre en prenant en compte les coefficients du filtre.

Les multiplieurs originels (8 par 10) sont substitués par des multiplieurs de faible taille suivant les bits du coefficient considéré. Cette optimisation est également répercutée sur la taille des additionneurs. Au final, le circuit comporte autant d’opérateurs que d’opérations, mais pour des formats différents. D’autre part, l’information sur la surface indique le coût pour les parties combinatoire et non-combinatoire (ou séquentielle). La partie combinatoire est représentée par l’ensemble des multiplieurs et des additionneurs. Celle-ci est légèrement réduite pour la seconde version par rapport à la première version. La seconde version comporte un nombre d’opérateurs inférieur mais ceux-ci restent sur le format d’origine. Pour la troisième version, le gain apporté est plus important et équivaut à 33 % par rapport à la première version. Pour la partie non-combinatoire, l’augmentation est de 326 % pour les versions 2 et 3. Cela provient du fait que les différentes *UTs* intègrent de multiples registres sur un format étendu. Il est à noter que les trois circuits peuvent fonctionner à une fréquence d’horloge supérieure à 200 MHz. Les versions 2 et 3

sont définies pour une fréquence de 92,16 MHz. Si celle-ci est doublée, la complexité de la partie combinatoire des versions 2 et 3 est divisée environ de moitié, soit une surface réduite. Pour la partie non-combinatoire, la complexité est également réduite. La complexité de la première version reste inchangée, quelle que soit la fréquence d'horloge. En somme, pour une fréquence de 92,16 MHz, le tableau 3.6 montre que la première version du filtre est la plus intéressante. Pour une fréquence supérieure, la structure de la version 3 devient la plus avantageuse.

#### Gain obtenu par introduction d'un ensemble de multiplieurs de taille multiple.

Comparé à la structure initiale du filtre, la seconde version est plus performante. Cependant, disposer un multiplieur de taille identique pour toutes les *UTs* n'est pas optimal puisque cette approche ne prend pas en compte la dynamique des coefficients du filtre. Définir des multiplieurs dont le format est adapté au domaine de codage des coefficients améliore les performances du système. La figure 3.27 représente le gain obtenu en adaptant le multiplieur suivant le format des données. Il est à rappeler que les résultats fournis en termes de puissance consommée constituent uniquement une première information générée par l'outil *Design Power*. En considérant uniquement l'ensemble des multiplieurs, ces résultats montrent un gain de 53,5 % en surface silicium occupée et 49,8 % en puissance consommée par rapport à la seconde version du filtre.




FIGURE 3.27 – Représentation du gain en surface ( $mm^2$ ) et en consommation dynamique (mW) des multiplieurs, pour la technologie 130 nm. En rouge sont indiquées les performances du multiplieur d'origine (8 par 10 bits). En abscisse, les indices de 1 à 7 identifient l'*UT* au sein duquel est intégré le multiplieur 8 par  $x$  bits, avec  $x = 4, 5, 8, 6, 6, 5, 3$ .

Néanmoins, cette structure est figée. En vue d'une réutilisation des ressources pour l'exécution de tâches différentes (capacité multimédia) mais nécessitant des opérations semblables (e.g. multiplication), il serait souhaitable de définir des opérateurs capables de traiter différents formats de données de manière optimale<sup>35</sup>, à des instants distincts. Cette problématique rejoint celle introduite dans le chapitre 4, concernant le principe d'allocation adaptative de la virgule fixe, lequel s'appuie sur la conception d'unités fonctionnelles flexibles suivant le format de données.

#### Performances suivant la taille des échantillons en entrée

La figure 3.28 présente les performances du module de filtrage (version 3). Plus le nombre de bits en entrée est important, plus les performances se dégradent.

#### Filtrage à l'émission

Au transmetteur, le filtrage est simplifié puisque le signal embrouillé est suréchantillonné, avec insertion de valeurs nulles, avant d'être traité. Celles-ci impliquent des opérations avec pour l'une des deux opérands une valeur nulle. Ces opérations ne sont pas utiles et ce processus de décimation permet ainsi de réduire d'un facteur  $FS$  la complexité du circuit. Dans [7], une implantation

35. du point de vue consommation d'énergie.




FIGURE 3.28 – Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC de la troisième version du filtre suivant la taille des échantillons (6, 8, 10 et 12 bits).

VLSI est proposée pour ce filtre dont la longueur est fixée à 56. La symétrie est exploitée en mémorisant uniquement la moitié des coefficients qui sont codés sur 11 bits. Les symboles modulés en MDP-2<sup>36</sup> sont transmis via deux canaux. La multiplication complexe suite à l'embrouillage n'est pas réalisée dans sa totalité. Quatre produits partiels sont générés de telle manière que chacun soit codé sur un bit. Les multiplications au sein du filtre sont ainsi logiquement supprimées et substituées par des portes logiques de type *ou exclusif*. D'autre part, les gains pour contrôler la puissance de chacun des canaux (cf. partie 3.1.3) sont appliqués après filtrage, ce qui réduit la dynamique des signaux aux entrées des filtres. Cependant, les capacités de ce circuit sont limitées pour des modulations plus complexes et un nombre de canaux plus important.

Dans notre cas, l'architecture développée prend en compte ces paramètres tout en supprimant les opérations par des valeurs nulles.

### Synthèse

L'architecture développée est adaptée aux propriétés du filtre et à la technologie ciblée sans approximation sur les calculs. La décomposition du filtre en plusieurs sous-ensembles permet de minimiser la complexité du circuit, en intégrant des multiplieurs de taille réduite. Au vu de la faible largeur du multiplicateur, certaines multiplications pourraient être substituées par un ensemble d'additions (e.g. la multiplication  $8 \times 3$ ).

Néanmoins, augmenter la fréquence d'horloge réduit les degrés de liberté dans le processus de conception d'opérateurs de tailles variables. En effet, si le nombre de cycles est augmenté alors le nombre d'ensembles est réduit. Par conséquent, la diversité sur les tailles d'opérateur est limitée. Un compromis est à effectuer entre la fréquence d'horloge et l'optimisation des chemins de données au sein du filtre. Néanmoins, l'intégration d'opérateurs multi-précision [45] supprime cette problématique.

En outre, cette architecture est caractérisée par des structures simples mais efficaces. Dans le cas où le facteur de suréchantillonnage est doublé, le nombre d'unités fonctionnelles est de 12 et non plus de 6. La complexité du circuit est augmentée d'un facteur 2. L'impact est identique dans le cas où la longueur du filtre est doublée. Pour une même configuration, si la fréquence d'horloge est doublée, le nombre d'*UTs* est divisé par un facteur 2.

36. Modulation de Phase à 2 états.

Ainsi, ce module peut être adapté selon le facteur de suréchantillonnage, la longueur du filtre et un nombre de cycles disponibles, en fonction des choix technologiques et de la stratégie d'implantation. Cette architecture se caractérise par une structure paramétrable, modulaire et parallèle. D'autre part, une méthode portant sur la synthèse de haut niveau serait envisageable en formalisant cette implantation.

Après avoir décrit le circuit de filtrage, la partie suivante présente l'implantation du module procédant à la détection des multiples trajets (pour un canal dispersif en temps) dont l'un des éléments clés porte sur la multiplication par un code. Cette opération est détaillée dans la partie suivante.

## B - Unité de Multiplication par un Code

Un élément essentiel pour tout système CDMA porte sur la multiplication complexe d'un signal par un code binaire. Ce traitement est présent tant au niveau de l'émetteur que du récepteur : étape d'étalement, module de recherche des multiples trajets, module de décodage effectuant dans un premier temps l'intégration des échantillons pour transmettre les statistiques sur les signaux reçus au circuit de décodage. Plus généralement, ce motif de calcul peut être inséré dans tout traitement impliquant des multiplications par un code complexe.

Cette multiplication d'un échantillon complexe par un code binaire complexe peut être dénommée *Unité de Multiplication par un Code* (UMC). Il sera vu dans le dernier chapitre que cette redondance dans l'utilisation de ce motif peut amener à la définition d'un processeur dédié à des applications impliquant ce motif de calcul.

Pour rappel, les valeurs binaires 0 et 1 du code correspondent respectivement aux valeurs +1 et -1.

La multiplication complexe d'un élément du code  $c$  par un échantillon  $x$  est donnée par l'expression suivante :

$$\begin{aligned} y &= c \times x, \\ &= (c_p + j.c_q) \times (x_p + j.x_q), \\ &= (c_p \times x_p - c_q \times x_q) + j.(c_p \times x_q + c_q \times x_p). \end{aligned} \tag{3.18}$$

Une réalisation simpliste de cet élément intègre quatre multiplications, une soustraction et une addition. Cette structure est simplifiée en tenant compte du fait que le code complexe est composé de valeurs binaires.

### Simplification

Telle que spécifiée dans [49], cette multiplication complexe ne nécessite pas de multiplications réelles. Elle est réduite à un ensemble d'opérations d'addition et de soustraction.

$c_p$	$c_q$	$y_p$	$y_q$
0	0	$x_p - x_q$	$x_p + x_q$
1	0	$x_p + x_q$	$-(x_p - x_q)$
0	1	$-(x_p + x_q)$	$x_p - x_q$
1	1	$-(x_p - x_q)$	$-(x_p + x_q)$

TABLE 3.7 – Table de vérité de la multiplication complexe d'un élément du code  $c$  par l'échantillon  $x$ .

Cette multiplication peut être représentée par la table de vérité 3.7. De celle-ci, nous pouvons déduire la règle suivante :



$$\begin{aligned} \text{si } (c_p \oplus c_q) = 1 \quad \text{alors} \quad & \begin{cases} y_p = x_p + x_q, \\ y_q = x_p - x_q. \end{cases} \\ \text{sinon} \quad & \begin{cases} y_p = x_p - x_q, \\ y_q = x_p + x_q. \end{cases} \end{aligned} \quad (3.19)$$

Nous pouvons constater que les opérations pour les deux voies sont exclusives. Si une addition est effectuée et transmise sur la voie en phase, nous aurons nécessairement une soustraction sur la voie en quadrature ; et inversement. Dans tous les cas, les quantités  $(x_p + x_q)$  et  $(x_p - x_q)$  doivent être calculées. Ensuite, suivant les valeurs de  $c_p$  et  $c_q$  (cf. table 3.7), une addition suivie d'une accumulation<sup>37</sup> (ADAC) ou une soustraction suivie d'une accumulation (SOAC) sont effectuées. Si  $c_p$  est à 1, alors une SOAC est réalisée pour la voie réelle, sinon une ADAC. Pour la voie imaginaire, si  $c_q$  est à 1, le traitement est identique.

Il est à noter qu'en réception, le code d'embrouillage complexe conjugué est utilisé pour désembrouiller le signal. Cela ne change pas la structure de l'UMC puisque le code, résultant de la combinaison de plusieurs codes, reste binaire.

### Description matérielle de l'UMC

Dans [49], l'implantation matérielle n'est pas détaillée. Une architecture est proposée dans ce paragraphe.




FIGURE 3.29 – Structure de l'UMC, constituée d'additionneurs et de soustracteurs avec  $G$  bits de garde ( $G = \log_2(FE)$ ,  $FE$  étant le facteur d'étalement).

La structure matérielle développée pour réaliser l'UMC est fournie par la figure 3.29. Elle est composée essentiellement d'additionneurs et de soustracteurs. Elle comporte deux étages de pipeline. Le premier étage reçoit un échantillon complexe et procède aux calculs d'une addition et d'une soustraction en parallèle. Suivant la *somme modulo 2* (porte logique *ou exclusif*) des bits  $c_p$  et  $c_q$ , chacun des deux résultats est multiplexé sur la voie adéquate selon l'équation (3.19). Deux bascules, retardant le code (cf. figure 3.29), séparent les deux étages puisque lorsque ceux-ci sont actifs dans le pipeline, ils utilisent des éléments du code différents. Le second étage comporte, pour chacune des deux voies, un additionneur/soustracteur commandé par les codes respectifs. Il procède à l'accumulation des résultats partiels. Deux registres sont positionnés en sortie. Par la suite, il sera vu que ceux-ci sont substitués par des files de registres, pour le traitement en flot de plusieurs canaux d'information.

37. pour le processus de désétalement en réception.

De plus, le second étage est isolé (insertion de multiplexeurs aux entrées des additionneur-soustracteurs) pour effectuer éventuellement des additions de manière indépendante. Cette retouche n'est pas représentée dans la figure 3.29. Présentée par la suite pour le module RMT, cette modification mineure (au niveau matériel) permet d'effectuer l'addition des produits partiels de plusieurs UMCs et donc d'optimiser l'utilisation de ces ressources.

Ainsi, le même circuit peut procéder à l'étalement de multiples canaux (étales par des codes différents) ou à l'intégration des échantillons pour générer les statistiques des différents canaux transmis. Il sera vu par la suite que ce constat simplifie, de manière significative, le récepteur constitué d'une ou plusieurs antennes par rapport aux travaux présentés dans [10, 1, 31].

Concernant la partie contrôle, les multiplexeurs du premier étage (cf. figure 3.29) sont commandés par la somme modulo 2 des bits  $c_p$  et  $c_q$ . Les additionneur-soustracteurs du second étage de calcul sont commandés par ces mêmes bits. En somme, le circuit est en partie contrôlé par le code lui-même.

**Génération des codes.** Pour générer les codes OVFSF souhaités, plusieurs circuits combinatoires sont suggérés dans [49] et [3]. Ce circuit est flexible pour générer un code quelconque suivant  $FE$ . Un code peut être sauvegardé au sein d'une file de registres de deux bits (parties réelle et imaginaire) pour être réutilisé de multiples fois et en continu. Néanmoins, pour des codes longs (e.g.  $FE = 256$ ), il est préférable de réutiliser le générateur de codes OVFSF.

Les générateurs des codes de Gold et de Kasami sont détaillés dans [109] et l'implantation matérielle ne présente pas de difficultés particulières. Pour ces codes longs, il est préférable de ne pas associer ce générateur à une file de registres.

D'autre part, la combinaison (multiplication complexe) des codes OVFSF et de Gold nécessite plusieurs portes logiques ou exclusif pour générer le code binaire qui sera utilisé par l'UMC.

Il est à remarquer qu'un circuit de type FPGA est adéquat à l'intégration de ces fonctions puisque le traitement est effectué au niveau bit.

En somme, l'UMC comporte des additionneur-soustracteurs, plusieurs portes logiques, des générateurs de codes et éventuellement des files de registres de 2 bits.

**Format des entrées/sorties des opérateurs de l'UMC.** Pour le premier étage de calcul, les résultats signés sont codés sur  $N + 1$  bits, pour contrer un éventuel dépassement du résultat. Le format d'entrée des opérateurs est étendu d'un bit (extension du bit de signe), impliquant ainsi des opérateurs sur  $N + 1$  bits. Les opérations auraient pu être effectuées sur  $N$  bits et la retenue sortante de chaque opérateur, positionnée sur le  $(N+1)^{\text{ième}}$  bit. Cette approche réduit sensiblement la complexité des opérateurs. Néanmoins, la description matérielle (en langage *VHDL*) du circuit se veut générale et une conception plus précise pourra être réalisée en tenant compte du circuit ciblé et des opérateurs arithmétiques développés.

En cas de débordement, une autre méthode consiste à saturer le résultat sur  $N$  bits. La détection est relativement simple à introduire : si le bit de signe est identique pour les deux entrées de l'opérateur et si le bit de signe du résultat diffère de celui-ci, le résultat dépasse la plage de codage sur  $N$  bits. Suivant le signe, la sortie est dans ce cas saturée à la valeur maximale positive ou négative. Néanmoins, cette approche entraîne une perte en précision de calcul.

Pour le second étage de calcul et dans le cas où le signal est intégré (suivant le facteur d'étalement), il est nécessaire d'accumuler les résultats partiels. Pour chacune des deux voies, le second étage additionne ou soustrait le résultat intermédiaire du résultat partiel contenu dans l'accumulateur. Le nombre de bits de garde est fonction du facteur d'étalement appliqué pour le canal considéré. Deux accumulateurs sont nécessaires pour traiter les deux voies. Pour  $FE = 512$ , la norme L1 [78] garantit l'absence de débordement en positionnant  $G = \log_2(512) = 9$  bits de garde. La norme L2 réduit la probabilité de débordement mais ne la garantit pas pour tous les cas. En utilisant cette norme, le nombre de bits de garde est réduit à  $G = \log_2(\sqrt{512}) = 5$ , limitant en conséquence la complexité des accumulateurs. Dans notre cas, le choix est porté sur la première approche afin de garantir l'absence de tout débordement.

Il est à noter que pour un même contexte de communication, plusieurs canaux d'information sont transmis avec des facteurs d'étalement distincts (e.g. 256 pour les canaux pilotes et 16 pour les canaux de symboles usagers). Aussi, le fait d'utiliser la norme L2 pour le pire cas peut entraîner favorablement, de manière indirecte, l'application de la norme L1 pour des canaux dont le FE est faible, et ce dans le cas où les accumulateurs sont tous de même taille. Par exemple, si le pire cas donne  $G = 5$  bits et le FE est fixé à 8 pour un canal de données, ce dernier nécessite selon la norme L1 uniquement un ensemble de 3 bits de garde, qui est inférieur à 5. Néanmoins, si les opérateurs additionneur-soustracteurs possèdent la capacité d'effectuer des opérations sur des formats de données différents (opérateurs multi-précision [45]), cette remarque est à écarter.

Dans [49], le cas de figure traité est défini pour la transmission de trois canaux d'information et la capacité du récepteur de traiter quatre trajets. Le nombre d'opérations d'intégration distinctes est donc porté à  $4 \times 3 = 12$ . Pour procéder à ces douze multiplications complexes différentes durant une période chip<sup>38</sup>, la fréquence d'horloge du circuit doit être au minimum de  $\lfloor 12 \times 3.84 \rfloor = 47$  MHz, comme spécifié dans [49]. Si cette fréquence est réduite, il est nécessaire de disposer de plusieurs circuits UMC en parallèle. En outre, dans ce même travail, il est noté que le nombre d'accumulateurs s'élève à  $12 \times 2 = 24$ , étendus chacun de 9 bits puisqu'il faut accumuler les résultats partiels pour les deux voies dans le pire cas, soit  $FE = 512$ . Le nombre d'intégrations définit le nombre d'accumulateurs à positionner en sortie. Avant de débiter tout traitement, les accumulateurs sont mis à zéro.

Au vu de la structure illustrée par la figure 3.29, il est à remarquer que les opérateurs sont semblables, i.e. des additionneur-soustracteurs ; à ceci près que les formats des données diffèrent. Un seul opérateur pourrait effectuer le même traitement mais cela réduirait le nombre d'intégrations pour une même période et entraînerait un contrôle plus complexe.

Ressource	utilisées	utilisation (%)
Bascules	84	0,12
Slices	52	0,15
RAMs	0	0
Multiplieurs	0	0

TABLE 3.8 – Résultats d'implantation au sein du FPGA V6000 (Xilinx) du circuit UMC (cf. figure 3.29).

### Résultats d'implantation

Pour le composant V6000, la complexité du circuit UMC est donnée par le tableau 3.8. Cette complexité reste minime au vu de la capacité du FPGA.

Sous forme de circuit dédié, les performances en termes de surface, de fréquence de fonctionnement et de puissance consommée sont respectivement  $4509 \mu m^2$  (2686/1823), 3,52 ns et 2,10 mW.

Le circuit UMC peut être utilisé aussi bien à l'émission (processus d'étalement) qu'en réception (processus d'intégration). Le motif de calcul est identique. En réception, ce circuit est dupliqué et constitue un élément de base pour effectuer la recherche des multiples trajets, propos de la section suivante.

### C - Module de recherche des multiples trajets

Ce module constitue un élément essentiel pour le récepteur WCDMA (cf. partie 3.2.1) et représente l'une des parties les plus exigeantes en termes de puissance de calcul (cf. partie 3.2.1). Cette

38.  $f_c$  fixée à 3.84 MHz.

section présente deux implantations matérielles pour deux approches différentes, conditionnées par les hypothèses sur le canal sans fil et une connaissance à priori sur le début d'une trame.

La première approche suppose une communication asynchrone et la connaissance au récepteur des codes utilisés. En ce sens, aucune information temporelle n'est disponible pour le module RMT, lequel fonctionne en continu pour détecter les différents trajets. La conception de cette première version est conditionnée principalement par le paramètre  $L_{corr}$  (longueur de la corrélation).

La seconde approche suppose une information à priori disponible. En effet, sur la voie descendante, la communication est synchrone<sup>39</sup> et une première phase portant sur l'identification des codes utilisés (synchronisation initiale) est effectuée. Au terme de ce traitement, le récepteur est synchronisé aux rythmes slot et trame. Le module RMT est ensuite activé pour une fenêtre d'observation donnée du canal. En d'autres termes, le module RMT dispose de l'information sur l'instant où le processus de recherche des multiples trajets doit débuter. Ainsi, la définition matérielle de cette seconde version dépend essentiellement de la fenêtre d'observation du canal qui peut aller jusqu'à 20  $\mu s$ .

### Stratégie d'implantation

La stratégie est identique à celle développée pour le circuit de filtrage, présentée dans la partie 3.2.2. En fixant la fréquence d'horloge à 92,16 MHz, nous disposons de  $\frac{92,16}{3,84} = 24$  cycles pour procéder à 256 accumulations sur les deux voies, soit 512 accumulations. Dans le cas où une seule unité de calcul est intégrée, il est nécessaire de cadencer celle-ci à la fréquence de  $512 \times 4 = 2048$  MHz, difficilement réalisable. Paralléliser le traitement des deux voies impliquerait également une fréquence d'horloge élevée, évaluée à  $256 \times 4 = 1024$  MHz.

De manière analogue au circuit de filtrage, le nombre de cycles disponibles conditionne le processus de conception de l'architecture matérielle.




FIGURE 3.30 – Architecture initiale du module de recherche des multiples trajets pour un lien point à point.

### Description matérielle de la première version du module de recherche des multiples trajets

39. et asynchrone pour la voie montante.

La figure 3.30 présente l'architecture matérielle initiale du module de recherche des multiples trajets. Elle est constituée de plusieurs blocs fonctionnels :

- calcul de la corrélation sur un nombre donné de chips ;
- application de l'opérateur TK<sup>40</sup> et élévation au carré ;
- calcul du seuil et comparaison avec chacun des points du PPD.

Un nouveau calcul de corrélation est exécuté à l'arrivée de chaque groupe d'échantillons, soit à la fréquence chip. Le signal  $y_1$  est sous-échantillonné d'un facteur  $FS$  puisque le traitement est effectué à la fréquence chip. Le signal sous-échantillonné est mémorisé dans un ensemble de mémoires de type SRAM, lesquelles sont accédées parallèlement et simultanément pour procéder à la corrélation avec le code de référence.

**Architecture mémoire.** Plusieurs blocs mémoires sont positionnés au sein de l'architecture. Pour rappel, seuls des mémoires simple port (SRAM) sont utilisées en raison de leur faible complexité, comparée à celle des mémoires multi-ports.

Suite au filtrage, chacune des deux voix constitue un flux d'échantillons codés sur 8 bits à la fréquence de 15,36 MHz. Les échantillons sont reçus à cette fréquence mais sont stockés à la fréquence de 3,84 MHz, suite au processus de sous-échantillonnage. Les deux voies sont regroupées pour former un seul échantillon de 16 bits. Les 8 bits de poids fort correspondent à l'échantillon de la voie en phase et les 8 bits de poids faible, à celui transmis sur la voie en quadrature.

Avant d'être traité par l' $UF_1$ , ce signal est mémorisé dans un banc de mémoires SRAM cascades ( $EM_1$ ) suivi de plusieurs registres. Puisque 24 cycles sont disponibles, pour une fréquence d'horloge fixée à 92,16 MHz, 11 SRAMs et 3 registres sont positionnés pour effectuer la corrélation sur 256 chips, soit sur un symbole pilote ( $FE = 256$ ). De manière identique à celui du circuit de filtrage, cet ensemble stocke les échantillons reçus du module de filtrage, avant qu'ils soient traités par l'unité de calcul principal ( $UF_1$ ). Celle-ci procède au calcul de la corrélation de la séquence d'échantillons reçus avec le conjugué du code utilisé à l'émission.

Ainsi, le banc de mémoires est composé de 11 SRAMs, chacune de taille  $23 \times 16$  (368 bits), et de trois registres de 16 bits. Cet ensemble d'éléments de mémorisation contient au final  $256 \times 2 = 512$  échantillons (chacun codé sur 8 bits), soit au total 4096 bits. Cette valeur serait plus importante si la corrélation était réalisée sur un nombre de symboles pilotes supérieur. Les blocs SRAMs ont chacun une configuration identique et donc les mêmes signaux de contrôle et d'adressage.

L'ensemble  $EM_2$  est composé de 11 blocs de mémorisation de taille  $23 \times 2$  et de trois registres de 2 bits chacun (associés aux trois registres de l'ensemble  $EM_1$ ). Il contient le conjugué du code d'étalement utilisé à l'émission. Cette mémoire est initialisée par des générateurs de codes (de Gold et OVSF).

La mémoire  $UM_3$  contient les 256 points du PPD (une fenêtre d'observation). Chaque point est codé sur 16 bits, soit au total une mémoire de  $256 \times 16$ . Il est à noter que cette mémoire peut être supprimée si un filtre à réponse impulsionnelle infinie est inséré pour le calcul du seuil [40]. D'autre part, ce circuit n'effectue pas de moyennage non-cohérent sur plusieurs trames. Dans le cas où plusieurs PPDs sont calculés pour affiner le calcul du seuil, plusieurs SRAMs seraient intégrées en parallèle.

**Calcul de corrélation.** En disposant de  $N = 24$  cycles d'horloge, une écriture et 23 lectures sont effectuées à la fréquence  $f_c$ . Le nombre d'UMC à intégrer est évalué à  $\left\lfloor \frac{L_{corr}}{N-1} \right\rfloor = \left\lfloor \frac{256}{23} \right\rfloor = 11$  UMCs fonctionnant en parallèle. Les trois opérations restantes à effectuer sont à la charge d'une UMC supplémentaire ( $UMC_{12}$ ). En somme, 12 UMCs sont dédiées au calcul de la corrélation.

Il est à remarquer que si  $L_{corr} < N$ , un seul circuit UMC suffit. Puisque l'accumulation est effectuée sur 23 éléments pour les unités de 1 à 11, seuls 5 bits de garde sont nécessaires pour contrer tout débordement sur les calculs. L' $UMC_{12}$  comporte 8 bits de garde puisqu'il effectue les calculs restants et génère le résultat final.

---

40. Teager-Kaiser.




FIGURE 3.31 – Représentation sous forme d’arbre binaire de l’addition des produits partiels, issus des différentes unités UMC, au sein du module RMT.

Pour générer ce résultat, il est nécessaire d’additionner les 12 produits partiels complexes. Ce résultat correspond à un point du PPD. Puisque seuls des SRAMs simple port sont utilisées, un cycle est disponible pour effectuer une partie des additions partiels en réutilisant les UMCs. Celles-ci sont donc utilisées à pleine charge. Certaines unités sont connectées deux à deux (cf. figure 3.30). De manière analogue à certaines unités du circuit de filtrage (cf. figure 3.22), un registre est ajouté en sortie de certaines unités UMCs (1, 3, 5, 7 et 9) pour chacune des deux voies, afin de libérer les accumulateurs. Libérer les accumulateurs, par l’ajout de registres supplémentaires, permet d’optimiser les ressources utilisées. Cela permet également à l’unité  $UMC_{12}$ , de disposer des résultats intermédiaires, pendant plusieurs cycles, pour calculer la somme finale. Nous obtenons ainsi 6 produits partiels au lieu de 12. La figure 3.31 présente la méthode d’addition, effectuée sous forme d’arbre binaire. Les résultats partiels des unités 1, 3, 5, 7, 9 et 12 sont additionnés par l’unité 12. De manière analogue à l’architecture du filtre de RCS, cette unité effectue les calculs restants (au nombre de trois) pour réaliser la corrélation et l’addition des produits partiels pour générer le résultat final. Le nombre de cycles disponibles est suffisant puisque  $23-3-1 = 19$  cycles sont disponibles pour additionner les 6 produits partiels. L’ $UMC_{12}$  est la seule unité qui n’est pas utilisée à pleine charge.

Après 23 cycles d’horloge, nous obtenons en sortie de l’ $UF_1$  le résultat de la corrélation. Cette sous-partie du détecteur, qui est la plus complexe, se caractérise ainsi par une structure parallèle et pipelinée, associée à un réseau d’interconnexions accélérant l’addition des produits partiels.

Dans le cas où le nombre de cycles disponibles est insuffisant, il aurait été nécessaire de rajouter un additionneur complexe.

Suite à la multiplication d’une séquence d’échantillons par un code complexe (256 chips), en une période chip, la puissance de ce résultat est évaluée.

**Calcul d’un point du PPD.** Ce calcul est effectué par l’unité fonctionnelle  $UF_2$ , fournissant la sortie de l’opérateur TK et l’élévation au carré. Pour la fréquence d’horloge spécifiée, un ensemble de 23 cycles est disponible et suffit pour effectuer ce calcul. Une opération de sélection (troncature) pourrait être effectuée en sortie de la corrélation afin de réduire le format de sortie de 16 à 8 bits. Cependant, le module RMT constitue un élément critique, influant sur la qualité des signaux décodés. La précision d’origine de 16 bits est donc conservée.

La figure 3.32 présente la structure interne de cette unité. Elle comporte, en amont, trois registres pour mémoriser les trois valeurs, utiles aux opérations liées à l’opérateur TK.

Puis, un étage d’aiguillage spécifique, illustré par la figure 3.33, est appliqué pour sélectionner les signaux souhaités à un instant donné. En sortie du multiplieur, seuls les 16 bits, parmi les 32 bits, sont sélectionnés pour réduire la complexité de l’additionneur/soustracteur. Une extension sur 2 bits est ensuite effectuée, soit 18 bits au total, pour contrer tout dépassement dans le




FIGURE 3.32 – Représentation de la structure interne de l'unité procédant au calcul d'un point du PPD, au sein du module RMT.

processus d'accumulation des quatre résultats issus de l'opérateur TK. Un lien direct est établi avec le registre en sortie de l'accumulateur, pour un chargement direct, supprimant ainsi une mise à zéro initiale et une addition. La sortie est connectée à l'additionneur/soustracteur pour procéder aux accumulations. Ce signal est également acheminé en entrée de l'étage de multiplexage pour effectuer l'élévation au carré.

La sortie de l' $UF_2$ , correspondant à la sortie du multiplieur (suite à la troncature), est envoyée à la mémoire  $UM_3$ . Cette sortie est également connectée à l'une des deux entrées de l'unité  $UF_3$ .

**Unité de calcul du seuil et de détection d'un trajet.** La figure 3.34 présente la structure interne de l' $UF_3$ . Celle-ci effectue l'accumulation des différents points du PPD, la pondération par le coefficient  $\alpha$  (cf. équation (3.11), partie 3.2.2) et la comparaison de ce seuil avec les données mémorisées dans la SRAM. En conséquence, elle contient un additionneur-accumulateur, un multiplieur et un comparateur.

Étant donnée le nombre de cycles disponibles, les opérations auraient pu être effectuées par l' $UF_2$ . Cependant, le format des données est différent puisque les addition-accumulations sont effectuées sur 24 bits (16 bits plus 8 bits de garde). Seuls les 16 bits de poids fort sont sélectionnés suite à l'accumulation de 256 éléments (facteur  $P$ ). Cette moyenne est ensuite multipliée par une constante afin de générer la valeur du seuil. Si la sortie de la SRAM est inférieure à ce seuil, alors le point considéré ne correspond pas à un trajet valide ; sinon un trajet est détecté et l'information est transmise au contrôleur général. Si le calcul du seuil est effectué en considérant non plus une seule trame mais plusieurs trames, des mémoires SRAMs peuvent être ajoutées en parallèle. Le circuit  $UF_3$  reste inchangé.

Les unités  $UF_2$  et  $UF_3$  ne peuvent être fusionnées, pour former une seule unité réalisant les fonctions affectées à chacune, puisqu'elles procèdent à des opérations sur des tailles d'opérande différentes. Néanmoins, cela peut évoluer en définissant une seule unité capable d'effectuer des additions sur différents formats de données, en s'appuyant sur des opérateurs multi-précisions.




FIGURE 3.33 – Représentation de la structure interne du multiplexeur, au sein de l'unité calculant un point du PPD.




FIGURE 3.34 – Représentation de la structure interne de l'unité procédant au calcul du seuil et à la détection d'un trajet.

**Résultats d'implantation.** Pour le FPGA V6000 (Xilinx), la complexité de cette première version du module RMT est donnée par le tableau 3.9. La partie la plus complexe est identifiée par l' $UF_1$ .

Sous forme d'un circuit ASIC, les performances en termes de surface, de fréquence de fonctionnement et de puissance consommée sont respectivement  $594598 \mu m^2$  (258207/336391), 4,61 ns et 159 mW. La fréquence d'horloge est fixée à 92,16 MHz pour le circuit FPGA. Les résultats de synthèse logique sous Synopsys indique qu'il est possible d'atteindre une fréquence supérieure à 200 MHz. En d'autres termes, cette architecture du module RMT peut être modifiée en réduisant le nombre d'UMCs. En fixant la fréquence à  $92,16 \times 2 = 184,32$ , soit  $N = 48$  cycles disponibles. Le nombre d'UMCs à intégrer équivaut à  $\left\lfloor \frac{L_{corr}}{N-1} \right\rfloor = \left\lfloor \frac{256}{47} \right\rfloor = 5$  UMCs fonctionnant en parallèle. Une sixième UMC effectue les calculs restants. Les unités  $UF_2$  et  $UF_3$  ne sont pas modifiées.

#### Performances suivant la taille des échantillons en entrée

La figure 3.35 présente les performances du module RMT (version 1). Plus le nombre de bits en entrée est important, plus les performances se dégradent.



Ressource	utilisées	utilisation (%)
Bascules	829	1,18
Slices	604	1,79
RAMs	12	8,33
Multiplieurs	1	0,69

TABLE 3.9 – Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de l'architecture initiale du module RMT (cf. figure 3.30).




FIGURE 3.35 – Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module RMT (version 1) suivant la taille des échantillons (6, 8, 10 et 12 bits).

### Description matérielle de la seconde version du module RMT

Pour le cas point à point, le développement proposé dans [10] s'appuie sur une information a priori qui est la connaissance du début d'une trame. En conséquence, l'instant où la recherche des multiples trajets doit débiter, est connu avant traitement. A la fréquence chip, trois stratégies d'implantation sont possibles sous forme :

1. d'un filtre RIF (dans [10], cf. figure 4) : la structure correspond à un filtre à RIF dont les coefficients complexes constituent le code d'identification. La complexité est conséquente puisqu'elle dépend de la longueur du code ;
2. d'un banc de corrélateurs (dans [10], cf. figure 5) : le circuit comporte autant de corrélateurs que de points estimés du PPD. Chaque élément du code d'identification est retardé par une file de registres (de 2 bits). Pour une observation du canal sur 16 chips ( $L_{corr}$ ), un ensemble de 16 corrélateurs est implanté. Au niveau matériel, cette approche est moins complexe que la précédente ;
3. d'un circuit hybride FIR/corrélateur (dans [10], cf. figure 6) : le module intègre en amont un filtre à RIF dont le code appliqué est un sous-ensemble du code d'identification. La longueur du code appliqué est un multiple de celle du code entier. En sortie, une file de registres de type FIFO mémorise les résultats intermédiaires pour chaque point du PPD. Pour un même point, les résultats partiels sont accumulés au fur et à mesure.

Cette seconde version du module RMT (cf. figure 3.36) peut être vue comme une version réduite de la première version (cf. figure 3.30). Cette seconde approche réduit le circuit à une simple unité UMC, accédant à une SRAM ( $23 \times 16$ ) et connectée en sortie à une file de registres (au nombre




FIGURE 3.36 – Seconde architecture du module de recherche des multiples trajets.

de 23). Celle-ci contient les résultats partiels. Elle peut être interprétée comme étant identique à la seconde technique parmi les trois énoncés précédemment, à la différence près qu'un seul circuit UMC est positionné au lieu de 16 [10], réduisant de manière significative la complexité du circuit. Suite à la corrélation, le traitement reste inchangé, soit le calcul de la sortie de l'opérateur TK et de l'élevation au carré (effectué par l'unité  $UF_2$ ); le calcul du seuil et la détection d'un trajet (unité  $UF_3$ ).

Dans [1, 10], seuls 16 points du PPD sont calculés. Notre circuit étant capable d'effectuer 23 corrélations à la fréquence de 92,16 MHz, 23 points du PPD peuvent être calculés si l'unité est utilisée à pleine charge. S'il est nécessaire de sonder le canal sur plus de 23 chips (environ 6  $\mu$ s), pour détecter plus de trajets, cette structure serait étendue en ajoutant plusieurs unités UMCs et éléments de mémorisation. Ces unités traiteraient le même flux de données et fonctionneraient en parallèle de manière indépendante. Elles accèderaient, de manière séparée et en parallèle, aux blocs SRAM cascades. Dans [107] (cf. tableaux B.1, B.1A, B.1B; p. 97 et 98), plusieurs scénarios de propagation dans un environnement multi-trajets sont détaillés. Dans le pire cas, l'étalement temporel<sup>41</sup> peut atteindre 20  $\mu$ s (en milieu rural), soit environ 77 chips. Dans ce cas, les ressources du module RMT sont dupliquées  $\lfloor \frac{77}{23} \rfloor = 4$  fois.

La réduction est également significative par rapport au circuit présenté dans [31, 40], au sein duquel six corrélateurs sont intégrés.

**Résultats d'implantation.** Pour le FPGA V6000 (Xilinx), la complexité de ce circuit est donnée par le tableau 3.10. Par rapport à la première version du MRT, le nombre de slices est légèrement réduit puisque cette architecture comporte une seule unité UMC. La complexité de celle-ci est faible. Le gain apporté concerne le nombre de mémoires instanciées qui est fortement réduit.

Pour la technologie CMOS 130 nm de STMicroelectronics, les performances en termes de surface, de fréquence de fonctionnement et de puissance consommée, fournies par l'outil Design

41. Différence temporelle entre le premier et le dernier trajet.

Ressource	utilisées	utilisation (%)
Bascules	1011	1,44
Slices	506	1,50
RAMs	2	1,39
Multiplieurs	1	0,69

TABLE 3.10 – Résultats d’implantation au sein du FPGA V6000 (Xilinx) de la seconde architecture du module RMT (cf. figure 3.36).

Compiler (Synopsys), sont respectivement  $342844 \mu m^2$  ( $144585/198259$ ), 4,13 ns et 85 mW. Au vu des résultats, la fréquence d’horloge peut être doublée. L’impact ne porte pas sur le nombre d’UMC mais sur le nombre de points observés. En positionnant une seule UMC, il est possible de sonder le canal sur plus de 47 chips (environ  $12 \mu s$ ) pour détecter plus de trajets. Dans ce cas, la longueur de la file de registres  $EM_2$  est augmentée de 23 à 47.




FIGURE 3.37 – Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module RMT (version 2) suivant la taille des échantillons (6, 8, 10 et 12 bits).

#### Performances suivant la taille des échantillons en entrée

La figure 3.37 présente les performances du module RMT (version 2). Plus le nombre de bits en entrée est important, plus les performances se dégradent.

**Unités de contrôle.** La machine d’états générale est divisée en plusieurs unités de contrôle locales. Les unités sont activées l’une par rapport à l’autre. Une unité cadence le calcul de la corrélation ( $UF_1$ ). Au terme de celui-ci, une seconde unité contrôle le calcul de la sortie du TK et l’élévation au carré ( $UF_2$ ). Une troisième UC contrôle l’ $UF_3$ . En sortie, un signal de contrôle indique si un trajet est détecté et signale au contrôleur général la présence d’un trajet.

Le contrôle est ainsi divisé en plusieurs unités pour faciliter la modification, l’insertion ou la suppression d’unités de traitement et du contrôle associé. Par exemple, il est possible de substituer le filtre moyenneur pour le calcul du seuil par un filtre à RII. L’intervention est ainsi plus aisée en compartimentant le contrôle.

**Architecture matérielle flexible.** La première architecture développée pour le module RMT est parallèle et pipelinée. Elle s'appuie essentiellement sur l'unité UMC, un réseau d'interconnexions spécifique accélérant l'addition des résultats partiels pour générer le résultat final, générique suivant les paramètres de conception (longueur du code d'identification, longueur du canal observé, etc.). Le modèle développé, décrit en langage VHDL, peut être intégré au sein d'un circuit FPGA ou réalisé sous forme d'un ASIC. L'une des principales différences porte sur la génération des différentes mémoires. Pour le circuit FPGA, les blocs SRAMs sont directement instanciés. Pour le circuit ASIC, des compilateurs (e.g. l'outil *Memaker* de la compagnie *Faraday*) peuvent être utilisés pour générer les différents blocs mémoires.

D'autre part, une caractéristique importante du circuit porte sur sa flexibilité suivant la fréquence d'horloge. Le circuit présenté est défini pour une fréquence de 92,16 MHz. Si cette fréquence est doublée (184,32 MHz), l'architecture est aisément modifiable puisqu'il suffit essentiellement de diviser les ressources par un facteur deux. Le nombre de cycles disponibles serait non plus 24 mais 48 ; le nombre de SRAMs de l'ensemble  $EM_1$  passerait de 11 à 6 avec une configuration  $46 \times 16$  au lieu de  $23 \times 16$ , la complexité de l'unité  $UF_1$  s'en trouvant divisée par un facteur deux.

D'autre part, la recherche des multiples trajets peut être réalisée avec une précision inférieure à un chip, pour détecter des trajets faiblement distancés. Pour les deux versions du module de recherche des multiples trajets, la complexité est augmentée.

Pour la seconde architecture du module RMT, si la fréquence d'horloge est doublée, le canal sans fil peut être sondé non plus sur 23 chips mais 46 chips, en insérant une seule unité UMC.

De plus, l'architecture interne est dissociée en plusieurs sous-ensembles, contrôlés par des unités distinctes. Cette approche facilite l'évolution du circuit, en modifiant les unités fonctionnelles de manière locale, sans altérer le fonctionnement des autres parties. Plusieurs fréquences de fonctionnement (fréquence chip, fréquence d'échantillonnage, etc.) étaient initialement nécessaires pour cadencer l'ensemble du circuit. A présent, une seule fréquence de fonctionnement suffit aux traitements. L'intelligence du traitement est déplacée au sein des unités de contrôle.

Les deux versions du RMT constituent des circuits relativement complexes et entraînent une consommation énergétique importante. Aussi, lorsque le nombre de trajets identifiés suffit, il est possible de désactiver le RMT en appliquant la méthode du *clock gating* [88].

La méthode de conception appliquée consiste à identifier la fréquence maximale de fonctionnement, et de maximiser l'utilisation répétée des unités de base (précisément l'UMC) [64]. La méthode de conception est identique à celle développée pour les filtres de RCS.

Suite à la détection d'au moins un trajet, il est nécessaire de générer les statistiques sur les canaux transmis.

## D - Rake multi-fonctions

La figure 3.38 présente l'architecture du rake multi-fonctions développée. Dans un premier temps, le signal complexe provenant des filtres de RCS à la fréquence d'échantillonnage (15,36 MHz) est mis en forme avant d'être stocké dans une SRAM, dénotée  $UM_1$ . La mise en forme consiste en une méthode d'interfaçage entre les filtres de RCS et le circuit rake. Pour quatre ( $FS$ ) échantillons complexes consécutifs,  $\{y_{1,p}(i)\}$  et  $\{y_{1,q}(i)\}$  avec  $i = n, n+1, n+2, n+3$ , l'interface génère une donnée sur 64 bits pour des échantillons codés chacun sur 8 bits. Les 32 bits de poids fort contiennent quatre échantillons consécutifs de la voie en phase et les 32 bits de poids faible, quatre échantillons consécutifs de la voie en quadrature. Parmi ces 32 bits, les 8 bits de poids fort correspondent à l'échantillon le plus ancien et les 8 bits de poids faible, à l'échantillon le plus récent. Ce circuit d'interfaçage est essentiel puisque si les échantillons sont mémorisés à la fréquence d'échantillonnage, le nombre de lectures est limité et donc le nombre d'intégrations réduit.

La taille de la mémoire  $UM_1$  dépend du paramètre  $FS$ , de la taille des échantillons, de l'étalement temporel maximum induit par le canal sans fil et de la position des multiples trajets au cours du temps. Pour ce dernier point, une latitude de 6 chips est fixée. L'étalement temporel




FIGURE 3.38 – Architecture du rake multi-fonctions (synchronisation fine, estimation des coefficients complexes d'évanouissement, désétalement).

maximum est fixé à  $20 \mu s$  [107], soit 77 chips. La mémoire  $UM_1$  est donc constituée de cases de 64 bits chacune, pour une longueur de 89 mots ( $6+77+6$ ), soit au total 5696 bits (environ 6 Kbits). Il est à noter que si la synchronisation fine n'était pas intégrée, le circuit d'interfaçage serait supprimé et la complexité de cette mémoire serait divisée par un facteur  $FS$ .

Durant 24 cycles, soit une période chip, il est donc possible d'effectuer 23 intégrations partielles. Pour procéder à celles-ci, une seule unité UMC est insérée, dont l'utilisation est répartie dans le temps pour effectuer les différentes fonctions. Par exemple, pour  $L = 3$  trajets et  $N_k = 2$  canaux transmis, cette répartition est la suivante :

- la synchronisation fine implique  $3 \times L = 3 \times 3 = 9$  cycles d'horloge ;
- l'estimation du canal sans fil nécessite  $L = 3$  cycles ;
- la génération des statistiques sur les multiples canaux transmis, correspondant aux différents trajets, implique  $N_k \times L = 2 \times 3 = 6$  cycles.

Les trois files de registres,  $UM_2$ ,  $UM_3$  et  $UM_4$  en sortie de l'UMC, contiennent respectivement les résultats partiels pour la synchronisation fine, l'estimation des coefficients d'évanouissements complexes et l'intégration des multiples canaux. Un multiplexeur en sortie des files de registres  $UM_2$ ,  $UM_3$  et  $UM_4$  permet de sélectionner l'une de ces trois sorties. Une unité  $UF$  spécifique est ajoutée pour procéder à l'identification de la voie la plus pertinente (cf. figures 3.14, 3.15, 3.16).

La structure de cette unité est fournie par la figure 3.39. Le calcul de la puissance est remplacé par le calcul de la magnitude, afin de réduire la complexité du circuit. Ce calcul est approximé selon l'expression suivante (cf. chapitre 2, partie 2.1.1) :

$$\|y_n\| \approx |\Re\{y_n\}| + |\Im\{y_n\}|. \quad (3.20)$$

Cette expression substitue donc les opérations de multiplication (coûteuses) par des opérations d'additions et de soustractions. L'unité  $UF$  n'est autre qu'une unité arithmétique et logique, chargée de déterminer la valeur absolue d'une donnée, d'effectuer l'addition, la soustraction ou la comparaison de deux nombres codés en complément à deux.

Dans notre cas, nous fixons le paramètre  $L$  à 4. L'estimation des coefficients est effectuée sur un symbole pilote et donc l'information est directement extraite de la file  $UM_2$  composée de  $3 \times L = 12$  registres (12 cycles sur 23), ce qui supprime la file  $UM_3$ . En conséquence, la file de registres  $UM_2$  est connectée à la file  $UM_5$ . Pour un canal pilote et un canal d'information ( $N_k = 2$ ), la file  $UM_2$  est composée de  $N_k \times L = 8$  registres (16 bits).




FIGURE 3.39 – Architecture interne de l'unité UF procédant à l'identification de la voie d'échantillons la plus pertinente (synchronisation fine).

La file  $UM_5$  (4 registres de 16 bits) contient les résultats finaux sur les coefficients d'évanouissement et met à disposition ceux-ci pour l'étape suivante (décodage CGM). La file  $UM_6$  contient les résultats issus de l'étape d'intégration des multiples canaux (8 registres de 16 bits). Cette file permet de libérer les ressources  $UM_4$  (8 registres de 32 bits), pour effectuer le traitement en continu. Il en est de même pour la file  $UM_5$ . La figure 3.40 présente l'architecture du rake multi-fonctions pour cette configuration. Les files de registres  $UM_4$ ,  $UM_5$ ,  $UM_6$  sont renommées respectivement  $UM_3$ ,  $UM_4$ ,  $UM_5$ .




FIGURE 3.40 – Architecture du rake multi-fonctions (estimation du canal sans fil sur un symbole pilote) pour  $L = 4$  trajets et  $N_k = 2$  canaux (fréquence d'horloge fixée à 92,16 MHz).

En somme, 20 cycles d'horloge sur 23 disponibles sont utilisés et permettent de réaliser les fonctions souhaitées pour quatre trajets détectés. Il est à noter que pour un module rake classique (sans synchronisation fine et estimation du canal sans fil), seules les files  $UM_4$  et  $UM_6$  sont utilisées. Dans ce cas, l'unité  $UMC$  est uniquement dédiée à l'intégration des multiples canaux. Les valeurs des coefficients complexes sont directement extraites du module RMT et aucune synchro-

nisation fine n'est effectuée. Cela permet d'effectuer l'intégration de cinq canaux d'information pour chacun des quatre trajets.

Une évolution possible du circuit serait de scinder l'architecture du module rake en deux parties dont les structures seraient identiques. Une partie aurait pour tâche d'effectuer la synchronisation fine et d'estimer les coefficients du canal et la seconde d'effectuer les multiples intégrations des canaux transmis. La seconde partie fonctionne en tout temps et la première à des périodes prédéfinies (ou en fonction des fluctuations du canal sans fil). Cette dernière pourrait être ainsi désactivée en appliquant la méthode du *clock gating* [88].

Pour le cas où le nombre de canaux est supérieur à la capacité de traitement du circuit rake, celui-ci serait dupliqué et les circuits disposés en parallèle.

D'autre part, les files de registres  $UM_i$  ( $i = 2, 3, 4$ ) pourraient être implantées sous forme d'une mémoire double port synchrone (DP-SRAM). Celle-ci permettrait d'effectuer l'écriture d'un résultat partiel, en accédant simultanément à une donnée, pour ne pas perturber le traitement pipeliné.

Enfin, suite à la génération des statistiques de décision, un ensemble de  $(FE - 1) \times N = 15 \times 24 = 360$  cycles d'horloge est disponible pour procéder au décodage. Pour la combinaison à gain maximal, le traitement procède à une multiplication complexe entre le symbole considéré et le conjugué du coefficient complexe estimé. Celle-ci est optimisée comme suit :

$$x \times y = (a + j \times b) \times (c + j \times d) \quad (3.21)$$

$$= [a \times (c - d) + (a - b) \times d] + j. [b \times (c + d) + (a - b) \times d]. \quad (3.22)$$

Au lieu d'effectuer quatre multiplications réelles, ce nombre est réduit à trois. Des opérations supplémentaires (addition et soustraction) sont ajoutées. Étant donné le nombre de cycles disponibles, une unité composée principalement d'un multiplieur et d'un additionneur-soustracteur suffit à l'exécution de ce traitement.

Ressource	utilisées	utilisation (%)
Bascules	917	1,31
Slices	459	1,36
RAMs	2	1,39
Multiplieurs	0	0

TABLE 3.11 – Résultats d'implantation, au sein du FPGA V6000 (Xilinx) du circuit rake multifonctions (cf. figure 3.40).

**Résultats d'implantation.** Pour le FPGA V6000 (Xilinx), la complexité de ce circuit est donnée par le tableau 3.11. Les deux RAMs instanciées sont utilisées pour implanter la seule mémoire du module rake.

Pour la technologie CMOS 130 nm de STMicroelectronics, les performances en termes de surface, de fréquence de fonctionnement et de puissance consommée, fournies par l'outil Design Compiler, sont respectivement  $387546 \mu\text{m}^2$  (146901/240645), 4,21 ns et 106,3 mW. Les résultats de surface sont élevés en raison du nombre de cellules de mémorisation utilisées. Le bloc mémoire peut être généré en utilisant le compilateur Memaker. Pour générer la SRAM de taille  $89 \times 64$ , la longueur est arrondie à 96 et nous choisissons de découper cette SRAM en quatre unités en vue d'un placement réaliste. Ainsi, pour une SRAM de taille  $96 \times 16$ , le compilateur (technologie 130 nm, 1,2 Volts) génère une mémoire de surface  $0,052 \text{ mm}^2$  ( $422,8 \mu\text{m} \times 122,8 \mu\text{m}$ ), soit une surface totale de  $0,052 \times 4 = 0,208 \text{ mm}^2$ .

De manière identique aux modules de filtrage et de recherche des multiples trajets, la réalisation de ce circuit sous forme d'un ASIC permet de doubler la fréquence d'horloge et d'augmenter les capacités fonctionnelles du circuit. Pour une unité UMC, le nombre d'intégrations est doublé d'un facteur deux environ (de 23 à 47).




FIGURE 3.41 – Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module rake suivant la taille des échantillons (6, 8, 10 et 12 bits).

#### Performances suivant la taille des échantillons en entrée

La figure 3.41 présente les performances du module rake. Plus le nombre de bits en entrée est important, plus les performances se dégradent.

En réception, le nombre d'intégrations est fonction du nombre de canaux transmis et de trajets détectés, comme vu précédemment. Le nombre d'opérations peut ainsi être élevé dans le cas où de multiples canaux sont transmis pour un même usager. En conséquence, il peut être nécessaire de dupliquer le circuit rake. Néanmoins, il est possible de réduire le nombre d'opérations en exploitant les propriétés des codes OVSF appliqués.

#### E - Optimisation de la génération des statistiques de décision pour une transmission multi-canaux

La transmission de multiples canaux constitue une méthode autorisant des débits de données élevés, sans avoir à réduire le facteur d'étalement ou augmenter la bande passante du système. Indépendamment du sens de la communication (voie montante ou voie descendante), plusieurs canaux peuvent être assignés à un même usager.

Pour rappel, le flux de débit initial est dissocié en plusieurs flux parallèles de débit inférieur. Chacun de ces flux est étalé par un code OVSF spécifique. Les flux sont sommés avant d'être transmis.

Aussi, il est possible d'exploiter l'orthogonalité des codes générés par la matrice d'Hadamard pour réduire la complexité opératoire de l'étape de génération des statistiques sur les canaux transmis. Cette technique, connue sous le terme de transformée rapide d'Hadamard<sup>42</sup>, est en général appliquée pour l'étape d'acquisition des codes [17, 4]. Dans notre cas, elle est considérée dans le cas où de multiples canaux sont transmis. Il sera vu que cette technique peut être appliquée pour le module RMT spatio-temporel ([10, 1]).

**Génération de la matrice de codes OVSF.** Ces codes sont générés à l'aide de la matrice d'Hadamard. La règle de génération des codes est la suivante :

42. Fast Hadamard Transformer (FHT).



$$\mathbf{C}_{2FE} = \begin{pmatrix} \mathbf{C}_{FE} & \mathbf{C}_{FE} \\ \mathbf{C}_{FE} & (-1) \times \mathbf{C}_{FE} \end{pmatrix}, \quad (3.23)$$

avec pour condition initiale :  $\mathbf{C}_1 = +1$ . Le paramètre  $FE$  représente le facteur d'étalement. Le domaine de définition de chaque élément de la matrice de codes  $\mathbf{C}_{FE}$  est donné par l'ensemble  $\{+1, -1\}$ . Au niveau matériel, seule la forme binaire est employée.

Pour les cas  $FE = 2$  et  $FE = 4$ , nous obtenons les matrices suivantes :

$$\mathbf{C}_2 = \begin{pmatrix} +1 & +1 \\ +1 & -1 \end{pmatrix}, \quad (3.24)$$

$$\mathbf{C}_4 = \begin{pmatrix} +1 & +1 & +1 & +1 \\ +1 & -1 & +1 & -1 \\ +1 & +1 & -1 & -1 \\ +1 & -1 & -1 & +1 \end{pmatrix}, \quad (3.25)$$

et ainsi de suite, en appliquant la méthode de génération définie par l'équation matricielle (3.23).

**Transmission multi-canaux.** La transmission de multiples canaux implique, en réception, la génération des statistiques sur les signaux correspondant à ces canaux, soit l'intégration sur  $FE$  échantillons. Prenons comme exemple  $FE = 4$ , soit 4 canaux à transmettre. Chaque ligne de la matrice  $\mathbf{C}_4$  (cf. équation (3.25)), correspondant à un code, est utilisée pour étaler un canal de symboles complexes. Les canaux étalés sont additionnés avant embrouillage pour générer le signal suivant :

$$\mathbf{x}_k = \sum_{i=1}^{FE} s_{k,i} \mathbf{c}_i, \quad (3.26)$$

avec  $s_{k,i}$ , le  $k^{\text{ième}}$  symbole du  $i^{\text{ième}}$  canal à étaler. Le vecteur  $\mathbf{c}_i = [c_{i,j}]_{1 \leq j \leq FE}$  représente le  $i^{\text{ième}}$  code ( $i^{\text{ième}}$  ligne) de la matrice de codes  $\mathbf{C}_4$ .

Posons  $\mathbf{y} = [y_i]_{1 \leq i \leq FE}$ , le signal reçu pour  $FE$  échantillons successifs. Pour chaque canal, nous devons calculer :

$$z_i = \frac{1}{FE} \sum_{j=1}^{FE} y_j c_{i,j}. \quad (3.27)$$

Nous obtenons le vecteur  $\mathbf{z} = [z_i]_{1 \leq i \leq FE}^T$  représentant les statistiques des canaux de symboles complexes transmis. La complexité de calcul est de  $FE \times (FE - 1)$  opérations complexes, soit de l'ordre de  $FE^2$ . Le traitement est effectué à la fréquence  $f_c$ , soit un temps d'exécution pour générer les statistiques de  $FE \times T_c$ .

**Optimisation.** Nous pouvons réduire cette complexité en exploitant les propriétés de la matrice de codes  $\mathbf{C}_{FE}$ , et ce en s'appuyant sur la nature récursive de la matrice. En effet, la matrice  $\mathbf{C}_4$  est de la forme :

$$\mathbf{C}_4 = \begin{pmatrix} \mathbf{C}_2 & \mathbf{C}_2 \\ \mathbf{C}_2 & -\mathbf{C}_2 \end{pmatrix}. \quad (3.28)$$

Nous calculons en parallèle :

$$v_i^1 = \sum_{j=1}^{\frac{FE}{2}} y_j c_{i,j}, \text{ pour } 1 \leq i \leq \frac{FE}{2}, \quad (3.29)$$

$$v_i^2 = \sum_{j=\frac{FE}{2}+1}^{FE} y_j c_{i,j}, \text{ pour } \frac{FE}{2} + 1 \leq i \leq FE. \quad (3.30)$$

Pour  $FE = 4$ , quatre opérations sont nécessaires. Pour générer le vecteur  $\mathbf{z}$ , nous calculons ensuite :

$$z_i = \frac{1}{FE} (v_i^1 + v_i^2), \text{ pour } 1 \leq i \leq \frac{FE}{2}. \quad (3.31)$$

Pour la partie inférieure ( $\frac{FE}{2} + 1 \leq i \leq FE$ ), une simple soustraction par dimension suffit :

$$z_i = \frac{1}{FE} (v_i^1 - v_i^2), \text{ pour } \frac{FE}{2} + 1 \leq i \leq FE. \quad (3.32)$$

La complexité est ainsi réduite à  $4 + 2 + 2 = 8$  opérations, au lieu de 12. De manière générale, l'ordre de complexité  $\varphi(FE)$  est évalué à  $\left[\frac{FE}{2} \times \left(\frac{FE}{2} - 1\right)\right] \times 2 + \left(\frac{FE}{2}\right) \times 2 = \frac{FE^2 + 2FE - 2}{2}$ , soit de l'ordre de  $\frac{FE^2}{2}$ . La complexité est divisée de moitié. En réalité, celle-ci est encore réduite puisque l'expression  $\left(\frac{FE}{2} - 1\right) \times \frac{FE}{2}$  n'est autre que le même problème mais pour la dimension inférieure  $\frac{FE}{2}$ . Au final, la complexité est de l'ordre de  $2 \times \varphi\left(\frac{FE}{2}\right) + FE$ , soit de l'ordre de  $\log_2(FE)$ .




FIGURE 3.42 – Exemple de sélection de 5 codes OVFSF (matrice d'Hadamard) : 1 code pour le canal DPCCCH et 4 codes pour les 4 canaux DPDCH ( $FE = 8$ ), alloués à un usager.

La figure 3.42 présente un ensemble de codes OVFSF alloué à un usager et généré par la matrice d'Hadamard pour un facteur d'étalement de 8. Un des cinq codes est réservé pour l'étalement du canal de symboles pilotes. Dans la figure 3.42, il est spécifié que le code est partiel puisqu'il n'est pas de longueur 8 mais fixé à 256. Pour limiter la corrélation, cette séquence de 8 éléments (code 5) ne doit pas être utilisée pour l'étalement d'un canal de symboles distinct. Quatre autres codes de la matrice (codes 1 à 4) sont employés pour étaler respectivement quatre canaux de données (DPDCH).

**Stratégie d'implantation.** Pour un facteur d'étalement donné, l'allocation de l'ensemble des codes OVFSF pour un même usager n'est pas systématique puisque cette ressource est partagée par l'ensemble des usagers présents dans la cellule. Il appartient à la couche réseau d'affecter judicieusement cette allocation.

La conception matérielle de cette optimisation est délicate puisqu'elle doit être flexible suivant le nombre de codes alloués. Aussi, l'optimisation est appliquée en considérant la transmission d'un couple de codes. Dans ce cas, seule la moitié des opérations est effectuée (cf. équations (3.29) à




FIGURE 3.43 – Représentation de l'impact matériel sur le circuit rake multifonctions (cf. figure 3.38), de la minimisation des opérations, pour le désétalement de deux codes orthogonaux.

(3.32)). L'impact matériel, sur le circuit rake donné par la figure 3.38, est illustré par la figure 3.43. Une file de registres,  $UM_{4,2}$ , est ajoutée et couplée à la file de registres  $UM_{4,1}$ . A un instant donné, la file  $UM_{4,2}$  contient les éléments  $v_i^1$  (cf. équation (3.29)) pour chaque trajet. Les registres de la file  $UM_{4,1}$  correspondants sont mis à zéro pour calculer la seconde partie de l'accumulation. Au terme de celle-ci, un additionneur-soustracteur génère les résultats finaux  $z_i$  (cf. équations (3.31) et (3.32)).

Cette optimisation s'appuie sur les propriétés statistiques de la matrice de Walsh-Hadamard. Dans le cas idéal, elle peut réduire, de manière significative, le nombre d'opérations à effectuer, i.e. de l'ordre de  $FE^2$  à  $\log_2(FE)$ . Elle peut être appliquée autant pour un lien point à point que pour un système multi-antennes (e.g. pour un même usager, affectation de 14 canaux et  $FE = 16$  par antenne émettrice). D'autre part, si pour un  $FE$  donné, tous les codes de la matrice  $\mathbf{C}_{FE}$  ne sont pas utilisés, il est judicieux d'utiliser un sous ensemble de codes, pour lequel l'optimisation est applicable. Si pour la matrice  $\mathbf{C}_8$  (cf. figure 3.42), deux codes sont à sélectionner pour étaler deux canaux, il est préférable de choisir la première et la cinquième lignes que la première et la seconde lignes (ou tout autre couple de codes). Un choix judicieux des codes optimise la complexité matérielle en réception.

### 3.2.3 Synthèse

Ressource	utilisées	utilisation (%)
Bascules	2362	3,37
Slices	1377	4,08
RAMs	20	13,89
Multiplieurs	15	10,41

TABLE 3.12 – Résultats d’implantation, au sein du FPGA V6000 (Xilinx), du système WCDMA point à point intégrant la troisième version du filtre RCS et l’architecture initiale du module RMT.

Ressource	utilisées	utilisation (%)
Bascules	2544	3,63
Slices	1279	3,79
RAMs	10	6,95
Multiplieurs	15	10,41

TABLE 3.13 – Résultats d’implantation, au sein du FPGA V6000 (Xilinx), du système WCDMA point à point intégrant la troisième version du filtre RCS et la seconde architecture du module RMT.

Pour le composant FPGA V6000, la complexité du circuit développé pour le récepteur SISO WCDMA (intégrant la troisième version du filtre RCS) suivant le module RMT intégré est donnée par les tableaux 3.12 et 3.13. Les deux versions occupent peu de place. L’intégration de la seconde version du module RMT réduit sensiblement le nombre de slices utilisées puisqu’une seule unité UMC est utilisée. Le nombre de bascules est plus important puisque cette seconde version intègre une file de registres. Le gain apporté porte essentiellement sur les blocs mémoires dont le nombre est réduit de moitié.

Ressources	Surface ( $\mu m^2$ )	Puissance (mW)
Filtres RCS	98164 (50901/47263)	25,70
RMT	342844 (144585/198259)	85
Rake multi-fonctions	387546 (146901/240645)	106,3
Totaux	828554 (342387/486167)	217

TABLE 3.14 – Résultats de synthèse du système SISO WCDMA (intégrant la troisième version du filtre RCS et la seconde architecture du module RMT), pour la technologie CMOS 130 nm de STMicroelectronics.

Sous forme d’un circuit ASIC, les performances en termes de surface et de puissance consommée, fournies par l’outil Design Compiler, sont données par le tableau 3.14. La surface occupée est environ de un  $mm^2$  et la puissance consommée de l’ordre de 200 mW. L’architecture est définie pour une fréquence d’horloge de 92,16 MHz. Au vu des performances fournies par l’outil Synopsys (suite à la synthèse logique), il est possible de doubler cette fréquence. Dans ce cas, les ressources des modules de filtrage et de recherche des multiples trajets sont réduites environ de moitié. D’autre part, les résultats montrent que la partie la plus complexe porte sur le module rake. Il est à noter que les ressources mémoires pour ce module sont directement synthétisés avec l’outil Design Compiler. Par la suite, celles-ci pourraient être réalisés à l’aide de l’outil *Memaker* (compagnie *Faraday*). D’autre part, l’ensemble des files de registres peut être remplacé par une mémoire double port. L’information sur la puissance consommée constitue une estimation grossière qui pourra être affinée en effectuant des simulations poussées.

**Conclusion**

L'implantation du système multi-antennes, présentée dans la section suivante, s'appuie essentiellement sur les modules développés dans cette section. En ce sens, optimiser les éléments de base du système point à point est essentiel puisque ces mêmes éléments constituent une partie importante du système multi-antennes.

### 3.3 Architectures matérielles pour des systèmes CDMA multi-antennes

Les technologies HSDPA (cf. partie 1.4.3, chapitre 1) et HSUPA [27] (voie montante) constituent une extension de la couche physique de l'UTRAN, basée sur la technologie W-CDMA (cf. partie 3.1.2), pour les systèmes multi-antennes. La mise en œuvre de ces deux techniques implique des traitements identiques à ceux décrits dans la partie précédente. Elle nécessite les mêmes modules composant un système dont le degré de complexité est supérieur. Par la suite, sans distinguer le sens de la communication ou la méthode d'étalement spatio-temporel, le procédé est dénommé MIMO-WCDMA. Ce traitement spatio-temporel procède à un multiplexage spatial. De manière analogue au lien point à point, deux niveaux de codage sont appliqués, séparés par un entrelacement spécifique.




FIGURE 3.44 – Diagramme général de l'émetteur MIMO-WCDMA.

La figure 3.44 présente le synopsis du système. Le flux de symboles initial  $s$  est dissocié en  $N_x$  canaux. Ceux-ci sont ensuite étalés et combinés pour former un vecteur de  $n_T$  signaux qui sont filtrés avant d'être transmis. Au cours de cette phase d'étalement, un canal pilote est ajouté à chaque branche émettrice. Suite à l'étalement spatio-temporel, les filtres de RCS sont insérés pour le traitement de chacune des voies de sortie.

Trois techniques d'étalement spatio-temporel peuvent être distinguées suivant la méthode employée.

#### Technologie HSDPA

La première méthode n'est autre que la technique HSDPA [108], décrite dans le chapitre 1 (cf. section 1.4.3). Pour un ensemble de  $N_c$  codes orthogonaux, cette méthode permet de transmettre  $N_x = N_c \times n_T$  canaux de données usager. Le code d'embrouillage est identique d'une branche émettrice à une autre.

Pour un facteur d'étalement fixé à 16 ( $N_c = 16 - 1$ ), la figure 3.45 présente le cas où un ensemble de 15 codes est utilisé pour l'étalement des multiples canaux de données. Le nombre de codes est au maximum de 15 puisque l'insertion de canaux pilotes nécessite la réservation d'un code particulier, dénommé code *père*. Celui-ci est employé pour générer plusieurs codes orthogonaux dont le facteur d'étalement est plus élevé (e.g. 256).

Plus le nombre d'antennes émettrices est élevé, plus le débit est important puisque l'ensemble des codes orthogonaux est réutilisable. Dans [1, 13], la technologie HSDPA est implantée et simulée en considérant un seul usager auquel est alloué un code OVSF. Le système est constitué de quatre antennes de part et d'autre du lien. Les multiples trajets sont exploités. Des courbes de performance sont fournies pour différents schémas de détection. Dans [13], un rake spatio-temporel suivi d'une combinaison à gain maximal est présenté. Cette méthode est inefficace pour la




FIGURE 3.45 – Représentation sous forme d'arbre, de l'allocation des codes OVFSF, suivant le facteur d'étalement (FE), pour la technologie HSDPA.

technologie HSDPA. En effet, suite au désétalement, la pondération par les coefficients complexes conjugués ne permet pas d'extraire le signal désiré. D'autre part, ces travaux ne discutent pas du cas où plus d'un code OVFSF est alloué à un usager. La transmission de multiples canaux pour un même usager et une même branche émettrice augmente considérablement la complexité du système. En effet, il est nécessaire d'appliquer la matrice de poids (définie suivant l'algorithme de détection : CGM, FZ, etc.) pour chacun des codes OVFSF. La complexité est encore augmentée si la stratégie de décodage inclut l'exploitation des multiples trajets. Dans [33], la technologie HSDPA est également implantée et le détecteur basé sur le critère du MV est appliqué. Dans ce cas, l'aspect multi-codes pour un usager est discuté au niveau matériel, illustrant la complexité conséquente pour le traitement de multiples canaux alloués à un usager. Cependant, les multiples trajets ne sont pas exploités, réduisant ainsi la complexité et les performances du système.

### Technologie HSUPA

La seconde méthode d'étalement spatio-temporel correspond à la technologie HSUPA [27] (communication de la station mobile vers la station de base) et procède également à un multiplexage spatial. Dans ce cas de figure, un seul code d'embrouillage est alloué à chaque usager et au transmetteur, un code OVFSF ne peut être utilisé qu'une seule fois. Le nombre de canaux pouvant être étalés est donc limité. Par exemple, pour  $FE = 16$ , le nombre d'antennes ne peut être supérieur à 15. Pour chaque usager, un code OVFSF père est utilisé pour générer les codes d'étalement des canaux pilotes et quinze codes OVFSF orthogonaux sont disponibles pour étaler les canaux de données. Cette technique est donc applicable pour un faible nombre d'antennes. Le facteur d'étalement peut être vu également comme le facteur limitant le nombre d'antennes émettrices.

Néanmoins, cet étalement spatio-temporel permet (en s'appuyant sur les codes utilisés) d'identifier pour chaque trajet la branche émettrice et le canal transmis. Cela facilite le processus de détection en utilisant ces codes pour extraire les différents signaux transmis. En réception, le traitement peut s'appuyer sur un rake spatio-temporel (suivi d'une combinaison à gain maximal) plus efficace que celui présenté dans [13]. Dans ce dernier, l'étape de désétalement ne permet pas d'extraire la source d'information et donc de pondérer efficacement le signal désiré.

Ce système de multiplexage spatial et de décodage MIMO basé sur un rake spatio-temporel relativement simple a été posé initialement au commencement de cette thèse dans [9] et exposé dans [94]. Le système est détaillé dans les parties suivantes en prenant le cas  $n_T = n_R = 2$ . Il s'est avéré par la suite que ce système porte le nom de HSUPA.

### Technologie utilisant des codes d'embrouillage distincts

La troisième approche représente une version dérivée de la technologie HSDPA. Elle consiste à appliquer pour chaque branche émettrice un code d'embrouillage distinct. Le nombre de codes d'embrouillage utilisés correspond au nombre d'antennes émettrices. Cela permet de réutiliser les codes OVFSF de la même manière que celle décrite pour la technologie HSDPA et donc d'augmenter le débit d'informations qui est contraint pour la technologie HSUPA présentée dans le paragraphe précédent. Cette technique permet également d'appliquer un rake spatio-temporel identique à

celui présenté pour le HSUPA. L'utilisation de plusieurs codes d'embrouillage au lieu d'un seul par un même usager limite la ressource que constitue l'ensemble des codes. Néanmoins, le nombre de codes de ce type disponibles (cf. tableau 3.1) est de plusieurs millions pour la voie montante (station mobile à station de base) et de quelques centaines pour la voie descendante. L'utilisation de plusieurs codes d'embrouillage pour un même usager n'est pas défendue puisque, pour un lien point à point, il est suggéré d'augmenter le débit en allouant plusieurs codes d'embrouillage [56].

Suite à la description de différents transmetteurs multi-antennes pour la technologie WCDMA, la partie suivante présente le modèle analytique.

### 3.3.1 Modèle analytique pour le système HSUPA

#### Émission

Le modèle introduit pour le lien point à point (cf. partie 3.2.1) est étendu aux traitements multi-antennes. Nous supposons que le gain est identique et unitaire pour tous les canaux d'information. Pour simplifier la notation, l'indice  $e$  est supprimé.

La séquence de symboles  $\mathbf{s}_{k,i}$  (ou  $\{s_{k,i}\}$ ) pour le canal  $k$  est modulée par le code d'étalement  $c_k$ , pour être ensuite transmise par l'antenne  $i$ . Les signaux sont ensuite sommés et embrouillés par le code  $c_e$ . Pour l'antenne  $i$ , le signal  $c_{k,i}$  représente la combinaison des deux niveaux de codage qui sont la mise en canal et l'embrouillage, soit  $c_{k,i}(t) = c_k(t) \times c_e(t)$ . Le signal émis par l'antenne  $i$ , pour une période symbole et à l'instant  $t$ , peut être exprimé comme suit :

$$x_i(t) = \frac{1}{\sqrt{n_T}} \sum_{k=1}^{N_k} s_{k,i}(p) c_{k,i}(t - pT_s), \quad (3.33)$$

avec  $p$ , l'indice symbole. Le paramètre  $N_k$  équivaut au paramètre  $N_c$ . Chaque signal transmis par une antenne est pondéré par le facteur  $\frac{1}{\sqrt{n_T}}$  pour normaliser la puissance d'émission à l'unité<sup>43</sup>.

#### Réception

Le vecteur de signaux  $\mathbf{x} = [x_1 \ \dots \ x_{n_T}]^T$  est transmis dans le canal MIMO  $\mathbf{H}$ , constitué de  $n_R \times n_T$  sous-canaux idéalement *indépendants*. Puisque le canal considéré est dispersif en temps, chaque sous-canal est caractérisé par de multiples trajets et des évanouissements indépendants et aléatoires. Ainsi, le canal MIMO est constitué de  $(n_R \times L) \times n_T$  coefficients complexes. Nous supposons que le nombre de trajets  $L$  est identique d'un sous-canal à un autre. Le principe d'antennes virtuelles à l'émission, présenté dans la partie 3.2.1, n'est pas repris dans ce formalisme. Afin de simplifier la notation, la diversité de parcours dans chaque sous-canal est considérée comme étant issue d'un réseau d'antennes réceptrices virtuelles [96]. Le système peut donc être représenté sous la forme suivante :

$$\mathbf{y} = \mathbf{H}\mathbf{x} + \mathbf{b}, \quad (3.34)$$

où :

- $\mathbf{y} = [y_{1,1} \ \dots \ y_{1,L} \ \dots \ y_{n_R,1} \ \dots \ y_{n_R,L}]^T$ , le vecteur de signaux reçus,
- $\mathbf{x} = [x_1 \ \dots \ x_{n_T}]^T$ , le vecteur de signaux émis,
- $\mathbf{b} = [b_{1,1} \ \dots \ b_{1,L} \ \dots \ b_{n_R,1} \ \dots \ b_{n_R,L}]^T$ , le vecteur de bruit blanc gaussien additif, modélisant le bruit thermique et l'interférence due à l'accès multiple.

L'expression du canal MIMO  $\mathbf{H}$  est donnée comme suit :

43. Cette puissance d'émission est identique à celle émise pour un système point à point.



$$\mathbf{H} = \begin{pmatrix} \mathbf{h}_{1,1} & \dots & \mathbf{h}_{1,n_T} \\ \mathbf{h}_{2,1} & \dots & \mathbf{h}_{2,n_T} \\ \vdots & \ddots & \vdots \\ \mathbf{h}_{n_R,1} & \dots & \mathbf{h}_{n_R,n_T} \end{pmatrix}, \quad (3.35)$$

où chaque vecteur  $\mathbf{h}_{j,i} = [h_{j,i}^1 \dots h_{j,i}^L]^T$  modélise le sous-canal comportant  $L$  trajets, entre l'antenne émettrice  $i$  et l'antenne réceptrice  $j$ .

L'expression du signal reçu par l'antenne réceptrice  $j$  est fournie par l'équation suivante :

$$y_j[t] = \sum_{i=1}^{n_T} \sum_{l=1}^L \sum_{k=1}^{N_k} \frac{1}{\sqrt{n_T}} h_{j,i}^l s_{k,i}(p) c_{k,i}(t - pT_s - \tau_{j,i}^l) + b_j(t). \quad (3.36)$$

Le paramètre  $h_{j,i}^l$  représente le coefficient complexe du sous-canal  $h_{j,i}$  pour le  $l^{\text{ième}}$  trajet dont le retard est symbolisé par  $\tau_{j,i}^l$ .




FIGURE 3.46 – Exemple d'évanouissements pour un canal sans fil MIMO, avec  $n_T = n_R = 2$ , quatre trajets principaux pour chaque sous-canal et un décalage Doppler maximum fixé à 50 Hz.

La figure 3.46 fournit un exemple d'évanouissements d'un signal unitaire transmis dans un canal MIMO ( $n_T = n_R = 2$ ) sélectif en fréquences. Chaque sous-canal comporte quatre trajets et le décalage fréquentiel Doppler est fixé à 50 Hz, soit une vitesse de déplacement du système embarqué de 20 km/h environ (fréquence porteuse fixée à 2,65 GHz). L'abscisse représente en temps la transmission de 20 trames, soit une communication de 200 ms.

### 3.3.2 Complexité de calcul

Chaque élément du canal  $\mathbf{H}$  constitue une source d'information qui peut être exploitée en réception en positionnant de multiples corrélateurs, constituant ainsi un rake spatio-temporel. Cela complexifie considérablement le circuit puisque celui-ci varie suivant le nombre de trajets  $L$ , le nombre d'antennes de part et d'autre du lien, le nombre de canaux d'information et la modulation appliquée.

L'estimation de la complexité de calcul s'appuie sur celle fournie pour chacune des parties composant le système point à point, détaillée dans la partie 3.2.1. Elle est donnée en fonction du nombre d'antennes émettrices ( $n_T$ ) et d'antennes réceptrices ( $n_R$ ).

La complexité de calcul est évaluée en supposant qu'un canal DPDCH et un canal DPCCH (cf. partie 3.1.3), soit  $N_k = 2$ , sont transmis par branche émettrice et décodés en réception. Les facteurs de gain respectifs,  $\beta_d$  et  $\beta_c$  (cf. partie 3.1.3), sont identiques et fixés à l'unité. Le facteur de suréchantillonnage ( $FS$ ) et la longueur des filtres de RCS sont précisés respectivement à 4 et 32. La complexité est donnée en nombre d'opérations réelles, sans distinction sur le type d'opération et sans aucune optimisation.

### Emetteur

Pour cette partie, deux étapes sont considérées : l'étalement spectral et le filtrage de RCS.

Le premier module implique, par branche émettrice, l'étalement des deux canaux de symboles complexes ( $2 \times N_k$  opérations), l'addition des deux résultats intermédiaires ( $2 \times (N_k - 1)$  opérations), suivie de l'étape d'embrouillage (6 opérations), à la fréquence chip ( $f_c = 3,84$  MHz). Le nombre d'opérations est donné par :

$$\begin{aligned}\Psi_{E,1}^{MIMO} &= n_T \times \Psi_{E,1} \\ &\approx n_T \times 46 \text{ Mops.}\end{aligned}\tag{3.37}$$

Le second module porte sur le filtre de RCS, précédé de la phase de suréchantillonnage, et dont le traitement est effectué, pour chaque branche réceptrice et chacune des deux voies, à la fréquence d'échantillonnage, soit  $FS \times f_c$ .

$$\begin{aligned}\Psi_{E,2}^{MIMO} &= n_T \times \Psi_{E,2}, \\ &\approx n_T \times 1935 \text{ Mops.}\end{aligned}\tag{3.38}$$

Pour  $n_T = 2$ , l'émetteur nécessite au total une puissance de calcul  $\Psi_E^{MIMO} = \Psi_{E,1}^{MIMO} + \Psi_{E,2}^{MIMO} = 2 \times (46 + 1935) \approx 4000$  Mops.

### Récepteur

Le récepteur est divisé en trois modules principaux. Le module de filtrage nécessite une puissance de calcul équivalente, suivant le nombre d'antennes réceptrices, soit  $\Psi_{R,1}^{MIMO} = n_R \times \Psi_{R,1} = n_R \times 1935$  Mops.

Le module de recherche des multiples trajets est simplifié en supposant qu'une seule instance du module RMT (détaillé pour le système point à point) suffit à identifier les retards des multiples trajets. Il est supposé que les multiples trajets ont des retards identiques d'un sous-canal à un autre. Le module RMT nécessite donc une puissance de calcul identique à celle du module RMT d'un système point à point, soit  $\Psi_{R,2}^{MIMO} = \Psi_{R,2} = 8,874$  Gops. Pour le cas où cette hypothèse n'est pas vérifiée, la complexité du circuit est plus importante puisqu'il est nécessaire de sonder séparément chaque sous-canal. Cet aspect est discuté dans la section 3.3.3.

Pour le module rake, nous supposons que quatre trajets ( $L = 4$ ) par sous-canal sont détectés et traités. La complexité du rake est donnée par l'expression suivante :

$$\begin{aligned}\Psi_{R,3}^{MIMO} &= n_T \times n_R \times \Psi_{R,3}, \\ &\approx n_T \times n_R \times 1428 \text{ Mops.}\end{aligned}\tag{3.39}$$

Les signaux désétales sont ensuite transmis au détecteur MIMO. La complexité, à cette étape du traitement, est évaluée à  $\Psi_{tot}^{MIMO} = n_R \times 1935 + 8874 + n_T \times n_R \times 1428$  Mops. Pour  $n_T = n_R = 2$ , la complexité est d'environ 18,5 Gops. Cette complexité est donnée en termes d'opérations réelles et sans aucune optimisation. Elle constitue une borne supérieure.

Les différents résultats ci-dessus sont représentés par la figure 3.47.

Pour compléter cette estimation de la complexité, il est nécessaire de prendre en compte le coût de l'algorithme de décodage des vecteurs de symboles transmis. Pour différentes stratégies de




FIGURE 3.47 – Secteurs représentant la complexité du récepteur DIDO-WCDMA.

décodage, le coût est donné dans le premier chapitre (cf. tableau 1.6) pour un système en bande étroite. Pour obtenir une complexité générale, il faut donc ajouter ce coût à celui donné dans cette partie. Dans le cas où les multiples trajets sont exploités, il est nécessaire de considérer non plus  $n_R$  antennes émettrices mais  $n_R \times L$  sources d'information (principe d'antennes virtuelles [96]).

Après avoir donné une estimation de la complexité du système W-CDMA multi-antennes, les parties suivantes détaillent l'implantation des différents modules pour un système (2, 2), dénommé système DIDO-WCDMA.

### 3.3.3 Système DIDO-WCDMA

Le système DIDO-WCDMA comporte deux antennes de part et d'autre du lien et correspond à la technologie HSUPA [27]. L'algorithme de détection appliqué correspond à un rake spatio-temporel suivi d'une combinaison à gain maximal pour générer les canaux transmis [9, 94]. Pour chacune des deux branches émettrices, deux canaux sont transmis : un canal de symboles QPSK étalé par un code de longueur 16 chips et un canal de symboles pilotes (BPSK,  $FE = 256$ ) transmis sur la voie en quadrature uniquement. Sans codage de canal, une communication de 960 kbps est ainsi établie et correspond à un débit double de celui obtenu pour le cas point à point (cf. section 3.2.1).

Suivant le formalisme défini dans la section 3.3.1 et en considérant le canal de données  $k$  provenant de l'antenne  $i$ , le signal obtenu suite au désétalement et à la combinaison à gain maximal peut être décrit comme suit :

$$\tilde{s}_{k,i}[p] = \frac{1}{FE} \sum_{j=1}^{n_R} \sum_{l=1}^L y_{j,l}[p] \times (c_{k,i}[p])^* \times (h_{j,i}^l)^*, \quad (3.40)$$

$$= s_{k,i}^d[p] + s_{k,i}^{interf}[p] + b'_{k,i}[p], \quad (3.41)$$

avec (sans l'indice  $p$  par simplification) :

$$\begin{aligned} s_{k,i}^d &= \frac{1}{\sqrt{n_T}} \sum_{j=1}^{n_R} \sum_{l=1}^L s_{k,i} \times (h_{j,i}^l) \times (h_{j,i}^l)^*, \\ &+ \underbrace{\frac{1}{\sqrt{n_T}} \sum_{j=1}^{n_R} \sum_{l=1}^L \sum_{m \neq i}^{n_T} s_{k,m} \cdot (c_{k,m} \cdot (c_{k,i})^*) (h_{j,m}^l) \cdot (h_{j,i}^l)^*}_{=0}, \end{aligned} \quad (3.42)$$

$$s_{k,i}^{interf} = \sum_{j=1}^{n_R} \sum_{l=1}^L \sum_{m=1}^{n_T} \sum_{l_1 \neq l}^{L_1} \frac{1}{\sqrt{n_T}} s_{k,m} (c_{k,m}[p - \tau_{l,l_1}]) (c_{k,i})^* (h_{j,m}^{l_1}) (h_{j,i}^l)^*, \quad (3.43)$$

$$b'_{k,i} = \sum_{j=1}^{n_R} \sum_{l=1}^L b_{j,l} \times (c_{k,i})^* \times (h_{j,i}^l)^*. \quad (3.44)$$

Le facteur  $FE$  représente le facteur d'étalement pour le canal désiré. L'équation (3.42) donne l'expression du signal désiré  $s_{k,i}^d$ . Le second terme de l'équation est nul puisque les codes OVFSF utilisés sont orthogonaux entre eux ( $c_{k,m} \times (c_{k,i})^* = 0$ ). Dans [13], ce terme n'est pas nul puisque ces codes sont identiques pour toutes les branches émettrices, entraînant donc une dégradation des performances du système pour cette stratégie de décodage. L'équation (3.43) modélise l'interférence introduite par les multiples trajets. Le paramètre  $\tau_{l,l_1}$  modélise la différence temporelle (en chips) entre le code  $c_{k,m}$  associé au *finger*  $l_1$  et le code  $(c_{k,i})^*$  associé au *finger*  $l$ . Cette quantité est due à la corrélation entre deux codes identiques décalés temporellement (autocorrélation) et à la corrélation entre deux codes différents décalés (intercorrélation). L'équation (3.44) fournit l'expression du bruit en sortie du décodeur. L'exploitation des multiples trajets permet de combattre les évanouissements du canal et de fournir davantage de diversité au récepteur MIMO. Cependant, les multi-parcours constituent également une source d'interférence non négligeable.

Ce système est généralisable à un nombre quelconque d'antennes et ce décodage doit être appliqué pour chacun des canaux d'information transmis (transmission multi-canaux). Aussi, le vecteur  $\mathbf{y}$  tel que défini par l'équation (3.34) est fourni pour un canal de symboles transmis. Pour distinguer le traitement des canaux entre eux, posons  $\mathbf{y}_k = \begin{bmatrix} y_{1,1}^{(k)} & \dots & y_{1,L}^{(k)} & \dots & y_{n_R,1}^{(k)} & \dots & y_{n_R,L}^{(k)} \end{bmatrix}^T$ , le vecteur de signaux générés suite au désétalement appliqué pour le code OVFSF  $k$ .

Pour illustrer les performances de cette application, un système  $2 \times 2$  avec quatre trajets présents par sous-canal est simulé. La figure 3.48 présente les performances pour le cas où trois trajets sont détectés et exploités. Pour chaque canal de donnée, une diversité de l'ordre de  $n_R \times L = 2 \times 3 = 6$  est ainsi obtenue.

Le canal multi-trajets est estimé en réception sur six symboles pilotes et une combinaison à gain maximal suivie d'une sommation des différents trajets sont donc appliquées pour procéder à la détection. Le canal sans fil (de type Rayleigh) comporte 4 trajets par sous-canal et un décalage fréquentiel Doppler de 7,36 Hz est simulé. Les coefficients du canal  $\mathbf{H}$  sont estimés une fois par slot reçu.

	canal $h_{1,1}$	canal $h_{1,2}$	canal $h_{2,1}$	canal $h_{2,2}$
1	$-0,57 - j \times 0,17$	$0,30 + j \times 0,28$	$-0,58 - j \times 0,36$	$0,03 - j \times 0,38$
2	$0,15 - j \times 0,37$	$-0,40 + j \times 0,43$	$-0,46 + j \times 0,32$	$0,10 - j \times 0,51$
3	$0,59 + j \times 0,08$	$0,44 + j \times 0,12$	$0,05 + j \times 0,43$	$0,24 + j \times 0,55$
4	$-0,03 - j \times 0,01$	$-0,36 + j \times 0,25$	$-0,08 + j \times 0,16$	$-0,19 + j \times 0,01$

TABLE 3.15 – Tableau de valeurs des coefficients complexes, pour chaque sous-canal et chacun des quatre trajets, composant le canal de Rayleigh MIMO ( $n_T = n_R = 2$ ).

Le tableau 3.15 résume les caractéristiques des multi-trajets pour chaque sous-canal. Pour rappel, la largeur temporelle d'un chip est donnée par  $\frac{1}{f_c} = \frac{1}{3,84 \times 10^6}$ , soit approximativement 260 ns. La génération du canal MIMO multi-trajets respecte, pour chaque sous-canal  $h_{j,i}$ , la contrainte suivante :

$$\sum_{l=1}^L |h_{j,i}^l|^2 \leq 1, \quad (3.45)$$

avec  $L = 4$ .

Plus le nombre de trajets identifiés croît, plus la qualité du lien est améliorée. Les performances sont analogues à celles fournies pour le cas point à point (cf. figure 3.17), avec un débit double.




FIGURE 3.48 – TEB expérimental pour le système DIDO-WCDMA, intégrant la technique de combinaison à gain maximal (CGM) pour le décodage de 1, 2 et 3 trajets ; dans un canal de Rayleigh simulant 4 trajets par sous-canal et  $f_d = 7,36$  Hz.

Néanmoins, la technique de décodage CGM est optimale pour un seul usager actif mais moins efficace dans un environnement multi-usagers. Les algorithmes de détection présentés dans le premier chapitre améliorent les performances du système. Plusieurs travaux [68, 1, 33, 61] fournissent des résultats sur l'association de ces techniques avec la technologie MIMO-WCDMA. De nouveau, ce travail est concentré sur la première phase de détection (filtrage RCS, RMT, rake multi-fonctions spatio-temporel). La section suivante détaille l'architecture matérielle qui peut être interfacée avec un module de détection quelconque (VBLAST, MV, décodage sphérique, etc.).

## Architecture matérielle

### Transmission multi-canaux

Dans le cas général ( $n_T$  antennes émettrices) et suite à la modulation du flux binaire initial, la séquence de symboles est sous-échantillonnée d'un facteur  $n_T$ , avec un déphasage de 0 à  $n_T - 1$ . Chacun des flux sortant est étalé par le même ensemble de codes OVSF (technologie HSDPA) ou un ensemble de codes distincts (technologie HSUPA). Dans le cas où 16 canaux sont transmis, chaque branche émettrice intègre une unité UMC<sup>44</sup>. Un ensemble de 16 cycles est nécessaire pour effectuer ces multiples étalements. Puisque la fréquence d'horloge est fixée à 92,16 MHz, la contrainte est respectée puisque 24 cycles sont disponibles. Il est à noter qu'un seul accumulateur complexe est positionné en sortie de l'UMC.

Ensuite, pour chaque branche émettrice, le signal est sur-échantillonné d'un facteur  $FS$ , puis filtré avant d'être traité par la chaîne RF.

Dans le cas où une modulation différente est appliquée pour chaque branche émettrice, cette étape est déplacée suite au processus de sous-échantillonnage, lequel portera non plus sur des symboles mais des groupes de bits.

### Réception multi-voies

44. Unité de Multiplication par un Code.




FIGURE 3.49 – Structure générale du transmetteur HSDPA.

**Filtres de RCS.** Pour chacune des voies d'entrée, les filtres de RCS sont dupliqués. Ils traitent des flux d'échantillons différents. Le circuit développé dans la partie 3.2.2 est donc réutilisé.

Puisque ces filtres sont identiques, ceux-ci utilisent les mêmes coefficients. Une seule instance de l'ensemble des mémoires des coefficients des filtres de RCS suffit pour le traitement des flux reçus. De plus, le contrôle et la génération des adresses sont identiques.

**Recherche des multiples trajets dans un canal MIMO.** Pour un lien point à point, le module RMT<sup>45</sup> constitue le module le plus complexe (cf. partie 3.2.1) et son intégration au sein d'un système multi-antennes augmente à priori considérablement la complexité de calcul en bande de base. Le module RMT spatio-temporel constitue l'élément le plus critique et son étude est donc essentielle.

Pour le système DIDO-WCDMA présenté dans la section précédente, la figure 3.50 présente le PPD<sup>46</sup> pour chacun des quatre sous-canaux composant le canal DIDO. Le facteur RSB est fixé à 10 dB en entrée de chaque branche réceptrice. Le canal de Rayleigh simulé, comporte quatre trajets, avec un décalage fréquentiel Doppler ( $f_d$ ) fixé à 7,36 Hz, soit une vitesse du mobile de 3 km/h.

La valeur du seuil varie suivant le sous-canal traité. Pour les sous-canaux  $h_{1,1}$ ,  $h_{1,2}$  et  $h_{2,1}$ , seuls deux trajets sur quatre sont détectés. Pour le sous-canal  $h_{2,2}$ , quatre trajets sont détectés.

Plusieurs approches sont possibles pour l'intégration du module RMT spatio-temporel.

*Architecture basée sur le calcul du PPD pour chacun des sous-canaux :*

Cette méthode consiste à affecter à chaque sous-canal un module RMT chargé d'identifier les multiples trajets. Dans [31, 40], la définition du RMT spatio-temporel s'appuie sur le fait que les évanouissements du canal SIMO sont indépendants. En conséquence, deux instances du RMT (défini pour un système point à point) sont intégrées pour un système  $1 \times 2$ .

La figure 3.51 présente cette méthode pour un système  $2 \times 2$ . Deux modules RMT sont associés à chaque branche réceptrice.

Dans [1], le système  $(4, 4)$  comporte en réception  $4 \times 4 = 16$  modules RMT puisque les signaux sont transmis via 16 sous-canaux. Le module d'estimation du canal sans fil MIMO est détaillé dans [10]. Il est proposé d'exploiter les propriétés des codes OVSF (cf. section 3.2.2), pour réduire

45. Recherche des Multiples Trajets

46. Profil de Puissance en Délai.




FIGURE 3.50 – Profil de puissance en délai pour chacun des quatre sous-canaux composant le canal DIDO sans fil sélectif en fréquences, caractérisé par un RSB fixé à 10 dB,  $f_d = 7,36$  Hz (3 km/h) et quatre trajets.

le nombre d'opérations dans le processus d'estimation du canal sans fil (sous condition que le code d'embrouillage soit identique d'une antenne émettrice à une autre). Un choix approprié des codes utilisés pour étaler les canaux pilotes permet de réduire la complexité d'estimation des sous-canaux considérés pour une branche réceptrice. Il s'appuie sur l'architecture hybride filtre RIF/corrélateur (cf. partie 3.2.2). Le nombre de corrélateurs correspond à  $n_T$ . Une combinaison non-cohérente de l'ensemble des 16 PPDs est ensuite calculée pour générer un profil de puissance conjoint (cf. chapitre 1, section 2.1.2). En se basant sur ce profil de puissance, les quatre trajets les plus significatifs sont sélectionnés. Il est à noter que les coefficients d'évanouissements du canal sont directement extraits des 16 PPDs pour la suite du traitement.

Néanmoins, cette stratégie d'intégration du module RMT implique, pour un système  $n_T \times n_R$ , l'insertion de  $n_T \times n_R$  RMTs, ce qui n'est pas souhaitable au vu de leur complexité. Aussi, une seconde approche consisterait à insérer une seule instance du RMT et de multiplexer dans le temps l'utilisation de celui-ci pour sonder les différents sous-canaux.

La figure 3.52 présente cette approche où les PPDs des sous-canaux  $h_{i,j}$  ( $i = 1, 2$  et  $j = 1, 2$ ) sont déterminés de manière séquentielle. Les séquences d'identification sont distinctes. Cette méthode ne réduit pas la complexité de calcul mais minimise la surface occupée (en intégrant une seule instance du RMT) et répartit la puissance dissipée dans le temps.

#### *Architecture basée sur l'hypothèse des retards identiques :*

Contrairement aux travaux présentés dans [1], un seul module de recherche des multiples trajets est positionné au sein de notre architecture. Cette optimisation s'appuie sur l'hypothèse raisonnable selon laquelle l'espacement entre les antennes est suffisamment faible, comparé à la résolution du signal échantillonné, pour que les retards des multiples trajets soient identiques d'un sous-canal à un autre [35]. Les antennes sont suffisamment éloignées pour obtenir des évanouissements indépendants et suffisamment proches pour supposer des retards des copies du signal




FIGURE 3.51 – Architecture du module RMT spatio-temporel (système  $2 \times 2$ ) comportant autant de circuits RMT que de sous-canaux.




FIGURE 3.52 – Architecture du module RMT spatio-temporel (système  $2 \times 2$ ) comportant une seule unité RMT dont l'utilisation est multiplexée dans le temps.

identiques ou quasi-identiques. Dans notre cas, le module RMT transmet uniquement l'information concernant les retards au rake spatio-temporel.

Cette troisième approche est illustrée par la figure 3.53. Elle s'appuie sur la sélection d'un seul flux en entrée (parmi les  $n_R$ ). Le sous-canal  $h_{1,1}$  constitue l'élément de référence. Ce choix est figé dans le temps.

A cette méthode s'ajoute une synchronisation fine au sein du rake spatio-temporel. Celle-ci est chargée de compenser la différence éventuelle des retards des multiples trajets entre les sous-canaux et estime, pour chacun des trajets, le coefficient d'évanouissement du canal. Cette synchronisation à la précision échantillon améliore l'estimation du coefficient complexe qui est aussi calculé au sein du *finger*. Cette stratégie réduit considérablement la complexité matérielle puisqu'au lieu d'estimer directement les 16 sous-canaux, elle est réduite à l'observation d'un seul sous-canal.

Néanmoins, le sous-canal  $h_{1,1}$  (cf. figure 3.53) peut ne pas constituer la source d'information la plus pertinente. Par exemple, la figure 3.50 met en valeur le fait que le sous-canal  $h_{2,2}$  représente la meilleure référence puisque contrairement aux autres, il permet d'identifier quatre trajets (au lieu de deux). Aussi, sélectionner la meilleure source d'information améliore les performances.

La figure 3.54 présente cette approche où un multiplexeur positionné à l'entrée du RMT permet de sélectionner dans un premier temps le flux de meilleure qualité et dans un second temps, le sous-canal pour lequel un maximum de trajets est identifiable. Le critère de décision peut être établi en s'appuyant par exemple sur la qualité des canaux pilotes détectés.

Le prototype développé s'appuie ainsi sur une seule instance du module RMT, présenté dans la section 3.2.2. Quelque soit le nombre d'antennes de part et d'autre du lien sans fil, le RMT spatio-temporel s'appuie sur cette seule unité. La synchronisation fine, l'estimation des entrées du






FIGURE 3.53 – Architecture du module RMT spatio-temporel (système  $2 \times 2$ ) intégrant une seule unité RMT chargée de sonder un seul sous-canal ( $h_{1,1}$ ), basée sur l'hypothèse raisonnable de retards identiques d'un sous-canal à un autre.




FIGURE 3.54 – Architecture du module RMT spatio-temporel (système  $2 \times 2$ ) intégrant une seule unité RMT chargée de sonder un seul sous-canal ( $h_{i,j}$ ), choisi en fonction du nombre de trajets détectés.

canal MIMO et le désétalement spatio-temporel sont réalisés par le module rake spatio-temporel, décrit dans la partie suivante.

### Rake multi-fonctions, multi-canaux, multi-dimensions

Suite à la détection des multiples trajets, la tâche principale de ce module consiste à effectuer le désétalement spatio-temporel pour générer les statistiques sur les signaux transmis. Le module rake spatio-temporel doit générer  $n_R \times L$  signaux (cf. section 3.3.1) par canal d'information transmis, soit  $N_k \times n_R \times L$  signaux désétales. L'architecture matérielle pour ce module est définie en s'appuyant sur celle développée pour le système point à point (cf. section 3.2.2).

La figure 3.55 présente l'architecture du rake spatio-temporel pour une fréquence d'horloge fixée à 92,16 MHz. Son implantation est relativement simple puisqu'un module rake est inséré pour générer les informations issues d'un sous-canal, soit quatre modules rake pour le système considéré. Puisque deux canaux ( $N_k = 2$ ) sont transmis par antenne émettrice,  $L = 3$  statistiques sont générées par circuit rake, ainsi que  $L$  coefficients complexes pour le sous-canal  $h_{i,j}$ . Par exemple, pour le canal de symboles  $k = 2$  transmis par l'antenne 2 et contenu dans le signal  $x_2$ , les signaux désétales correspondant à ce canal sont donnés par :

$$\mathbf{y}_2 = \begin{bmatrix} y_{1,1}^{(2)} & y_{1,2}^{(2)} & y_{1,3}^{(2)} & y_{2,1}^{(2)} & y_{2,2}^{(2)} & y_{2,3}^{(2)} \end{bmatrix}^T. \quad (3.46)$$

Dans la figure 3.55, ce vecteur est généré par les circuits rake identifiés par les indices 2 et 4.

Pour la suite du traitement et précisément l'application de la technique de CGM, les différents signaux sont ensuite pondérés par les coefficients complexes conjugués du canal correspondant




FIGURE 3.55 – Architecture du rake spatio-temporel générant les coefficients du canal DIDO et les multiples signaux suite au désétalement.

(multiplication complexe) puis additionnés entre eux pour générer les statistiques de décision sur les canaux de symboles transmis.

Pour une fréquence double, le nombre de rake est divisé par deux. Précisément, à cette fréquence d'horloge, le nombre d'intégrations réalisées par un rake multi-fonctions est doublé. Pour le système  $2 \times 2$ , le nombre de rake par branche émettrice est réduit à un seul.

### Résultats d'implantation pour le système DIDO-WCDMA

Ces résultats s'appuient sur ceux fournis dans la partie précédente pour le système point à point (cf. tableaux 3.13 et 3.14).

Ressource	utilisées	utilisation (%)
Bascules	5911	8,44
Slices	2970	8,8
RAMs	22	15,29
Multiplieurs	29	20,13

TABLE 3.16 – Résultats d'implantation, au sein du FPGA V6000 (Xilinx), du récepteur DIDO-WCDMA intégrant la troisième version du filtre RCS et une seule instance du module RMT (seconde version).

Pour le composant FPGA V6000, la complexité du récepteur DIDO-WCDMA est fournie par le tableau 3.16. Ce circuit occupe peu de ressources.

Le tableau 3.17 indique que le développement d'un circuit dédié fournit une surface d'environ  $2 \text{ mm}^2$  et une consommation surestimée de 562 mW (information fournie pour une fréquence d'horloge d'environ 200 MHz). Néanmoins, ces résultats sont donnés pour un circuit défini pour une fréquence d'horloge fixée à 92,16 MHz. Ce circuit peut être cadencé à une fréquence double. Dans ce cas, la complexité du rake spatio-temporel est divisée de moitié.

Ressources	Surface ( $\mu m^2$ )	Puissance (mW)
Filtres RCS	196328	51,4
RMT	342844	85
Rake spatio-temporel	1550184	425,2
Totaux	2089356	561,6

TABLE 3.17 – Résultats de synthèse du système SISO WCDMA (intégrant la troisième version du filtre RCS et la seconde architecture du module RMT), pour la technologie CMOS 130 nm de STMicroelectronics.

### Généralisation de l'architecture à un système multi-antennes arbitraire

La généralisation de l'architecture matérielle à un nombre quelconque d'antennes de part et d'autre du lien implique  $n_T \times n_R$  filtres de RCS. D'autre part, une seule instance du MRT est intégrée selon la méthode présentée dans la section 3.3.3. Concernant le rake spatio-temporel, le nombre de circuits rake à implanter correspond à  $n_T \times n_R$ . Par exemple, pour un système  $8 \times 8$ , ce module intègre 64 circuits rake, ce qui est considérable. De plus, l'algorithme de détection devra traiter une matrice  $\mathbf{H}$  de taille  $8 \times L \times 8 = (8 \times 3) \times 8$ . Cette approche est irréalisable pour des systèmes embarqués faible coût. De plus, la transmission de multiples canaux d'information complexifie encore le traitement puisqu'il est nécessaire d'ajouter des modules rake pour procéder au désétalement.

Une alternative serait de ne pas traiter toutes les sources d'informations et donc de ne pas exploiter toute la diversité introduite par le canal MIMO et les multiples parcours, mais de sélectionner les sources d'information les plus pertinentes (en s'appuyant par exemple sur la qualité des bits pilotes décodés ou du RSIB). En sélectionnant un sous-ensemble optimal, la complexité du traitement en bande de base est réduite.

En somme, l'application de la technologie WCDMA pour des réseaux d'antennes de taille importante représente au niveau matériel une tâche délicate et l'optimisation des modules composant le système est essentielle.

Pour finir ce chapitre, des résultats de simulation en environnement réel, suite au prototypage rapide d'une partie du système WCDMA point à point développé, sont présentés dans la section suivante.

### 3.4 Simulations en environnement réel

Dans le second chapitre, la notion de prototypage rapide a été introduite. Cette partie illustre une plate-forme de prototypage en intégrant un système point à point WCDMA minimal. Ce système a été simulé en environnement réel au sein du laboratoire LRTS.




FIGURE 3.56 – Méthode d'exploration.

Si nous reprenons la méthode d'exploration présentée dans l'introduction principale (cf. figure 1) et reprise dans la figure 3.56, cette partie porte sur le processus de simulation et de validation.

Dans un premier temps, la plate-forme et les outils sont présentés. Puis, des résultats de simulation sont présentés pour le module RMT.

#### 3.4.1 Description de la plate-forme de prototypage Lyrtech

Pour le traitement en bande de base, la plate-forme de prototypage rapide SignalMaster Quad de la compagnie Lyrtech répond à nos besoins. La plate-forme de test est composée, par station de base, de trois modules qui sont :

- modules RF,
- cartes d'acquisition,
- carte de développement.

Pour le traitement analogique, la plate-forme de test s'appuie sur des modules Quad Dual Band RF transceiver [20] (compagnie Comlab). Ce système permet de transmettre à des fréquences porteuses comprises entre 2,4 GHz et 2,5 GHz, ainsi que 4,9 GHz à 5,875 GHz. Il permet la transmission d'un signal dont la bande passante peut être au maximum de 40 MHz. Au nombre de quatre, chaque module comporte quatre chaînes indépendantes de transmission/réception. Chaque chaîne peut être configuré pour émettre ou recevoir. Deux modules peuvent être cascades pour former un réseau de huit antennes pour simuler des systèmes de taille importante.

Les entrées/sorties des réseaux d'antennes sont connectées à des cartes d'acquisition. Deux cartes d'acquisition par station, SM-VHS-DAC [74] et SM-VHS-ADC [73], permettent de procéder aux conversions dans les domaines numérique et analogique. Chaque carte comporte essentielle-

ment huit voies de communication (quatre voies I et Q) et un FPGA V6000. Le signal d'horloge peut provenir de l'extérieur ou être généré en interne. Dans ce dernier cas, le signal d'horloge est programmé logiciellement et peut être fixé jusqu'à 125 MHz avec une précision de 10 KHz.

Les cartes d'acquisition SM-VHS-ADC/DAC peuvent être connectées à des cartes de traitement SignalMaster. Dans notre cas, la carte de développement *SignalMaster Quad* est constituée essentiellement de quatre DSPs C6713 (processeur 32 bits flottant, 225 MHz) et de deux FPGAs XC2V3000. Cet ensemble de circuits fournit une puissance de calcul permettant de procéder à des traitements multi-antennes en bande de base.

Les outils de développement portent essentiellement sur Matlab, Simulink, Real-Time Workshop et System Generator. L'outil Matlab représente un environnement populaire de calcul numérique, de simulation et de visualisation. L'outil Simulink constitue une extension graphique. Le logiciel Real-Time Workshop est intégré dans le flot de synthèse pour générer du code C qui est implanté au sein de processeurs particuliers, précisément dans le DSP C67 de la carte électronique. Il est également possible d'utiliser le logiciel Code Composer Studio pour développer (C/assembleur) l'application à intégrer au sein du DSP. L'outil System Generator traduit les programmes Matlab/Simulink en code VHDL à partir duquel un bitstream est généré et chargé au sein du FPGA.

A ce jour, seules les cartes d'acquisition, intégrant chacune un FPGA V6000, sont employées pour exécuter le traitement d'une version minimale du système point à point W-CDMA. La faible complexité du circuit justifie l'emploi de ce FPGA uniquement.




FIGURE 3.57 – Cliché représentant la plate-forme de prototypage composée d'un module RF (réseau d'antennes), de cartes d'acquisition et d'une carte SignalMaster Quad C6713 (Lyrtech).

La figure 3.57 illustre l'ensemble du système qui est constitué d'un module RF, des cartes d'acquisition et de la carte SignalMaster Quad C6713 pour le traitement en bande de base.

La méthode de prototypage et de simulation consiste dans ce cas non pas à développer l'application en langage de haut niveau, e.g. en Simulink ou Matlab, mais à développer un circuit en langage VHDL, lequel est *encapsulé* dans un programme Simulink afin de configurer la plate-forme de prototypage. Ce circuit peut être vu comme un bloc IP <sup>47</sup>.




FIGURE 3.58 – Représentation du programme de configuration du récepteur sous Simulink, intégrant le circuit développé (bloc IP).

La figure 3.58 illustre le programme encapsulant le bloc IP. Un fichier bit-stream est ensuite généré en utilisant l'outil System Generator. Suite à cette étape, le fichier de configuration est chargé au sein du FPGA via l'application *VHS Control Utility* [73]. Plusieurs paramètres sont contrôlables à partir de cette boîte de dialogue, e.g. la fréquence d'horloge et le gain pour chacune des voies. Suite à la configuration des cartes d'acquisition, il est nécessaire de paramétrer le circuit RF, i.e. spécifier la fréquence porteuse et la bande de fréquences utilisée.

Dans notre cas, le circuit simulé peut être vu comme un bloc *Soft IP*. Ce bloc est réalisé dans un langage de description matérielle (VHDL). Il est paramétrable et synthétisable pour différents types de circuit (FPGA, ASIC). A l'opposé, un bloc *Hard IP* est physiquement implanté et figé.

Le bloc IP développé et simulé comporte la seconde version des filtres de RCS (cf. partie 3.2.2), l'architecture initiale du module RMT (cf. partie 3.2.2) et une version minimale du rake, i.e. le traitement d'un trajet, l'estimation du coefficient d'évanouissement complexe correspondant et une combinaison à gain maximal.

Le tableau 3.18 indique les ressources occupées au sein du FPGA V6000 par le système SISO-WCDMA cadencé à la fréquence de 92,16 MHz. Les principales ressources utilisées portent sur les blocs SRAMs et les multiplieurs. Le nombre de bascules et de slices utilisés restent relativement faibles. Ces résultats d'implantation sont plus élevés que ceux fournis par le tableau 3.13 puisque ce système simulé constituait une première version dans le processus de raffinement de l'architecture détaillée dans la partie 3.2.2.

Ressource	utilisées	Disponible	Utilisation
Bascules	2581	69636	3,71%
RAMs	43	144	29,86%
Slices	1682	33792	4,98%
Multiplieurs	19	144	13,19%

TABLE 3.18 – Résultats d’implantation du système minimal SISO-WCDMA au sein du FPGA V6000, intégré à la carte d’acquisition SM-VHS-ADC (Lyrtech).




FIGURE 3.59 – Schéma de configuration de la plate-forme de test.

### 3.4.2 Simulations

La figure 3.59 présente la procédure de test. Deux stations de base configurées l’une en transmetteur et la seconde en récepteur ont été positionnées chacune dans deux salles distinctes du laboratoire LRTS. Le banc de test permet la sauvegarde des signaux reçus via deux méthodes. La première méthode consiste à utiliser l’oscilloscope. Celui-ci permet de visualiser les signaux en sortie du module RF et de sauvegarder des échantillons dans un fichier. La seconde méthode utilise un module dénommé *FPGA Playback* qui permet de sauvegarder en temps réel des signaux (e.g. en sortie du récepteur dans la figure 3.59) dans un bloc mémoire de type SDRAM dont le contenu peut ensuite être chargé et analysé sur ordinateur.

Fréquence porteuse	2,4 GHz
Bande passante	20 MHz
Modulation	BPSK
Fréquence chip	3,84 Mcps
Taux d’échantillonnage	4 échantillons/chip
Estimation du canal	Estimé suivant DPCCH
Facteur d’étalement DPCCH/DPDCH	256/8

TABLE 3.19 – Spécifications du contexte de communication pour le système SISO-WCDMA intégré au sein des plates-formes de prototypage rapide *Lyrtech*.

Des simulations en environnement réel ont donc été réalisées pour une fréquence porteuse de 2,4 GHz et une bande passante de 20 MHz. Le tableau 3.19 résume les paramètres de simulation. Pour vérifier le bon fonctionnement du système, un drapeau (ou *flag*) a été positionné en sortie du récepteur. Par exemple, le signal *TD* (pour Trajet Détecté) en sortie du bloc IP (cf. figure 3.58)

passé à l'état haut si au moins un trajet a été détecté. Néanmoins, afin de visualiser et analyser une séquence de signaux reçus, celle-ci a été sauvegardée via l'oscilloscope puis traitée sous Modelsim pour simuler le récepteur développé. Idéalement, la fréquence d'échantillonnage de l'oscilloscope doit être de 16 MHz pour correspondre au modèle développé. Cependant, cette précision n'est pas réalisable avec cet oscilloscope. Aussi, le signal reçu est échantillonné à la fréquence de 20 MHz (la plus proche de 16 MHz) et une fonction Matlab a été exécutée pour procéder à une décimation de rapport  $\frac{4}{5}$ , soit la sélection de quatre sur cinq échantillons consécutifs. Cette opération entraîne une imperfection supplémentaire sur l'étape d'échantillonnage.




FIGURE 3.60 – Profil de puissance en délai du signal transmis dans le canal sans fil déterminé par le circuit de recherche des multiples trajets [95].

Comme illustré par la figure 3.60, le module RMT identifie correctement le signal transmis. Le système développé et simulé a été présenté dans [95].



## 3.5 Conclusion

Dans ce chapitre, différentes architectures ont été présentées et discutées pour des systèmes mono et multi-antennes appliqués à la technologie WCDMA. Celles-ci sont caractérisées par la définition et l'insertion des unités UMC spécifiques à cette technologie. Les différents modules développés sous forme de blocs IP peuvent être réutilisés pour la conception de systèmes de communication incluant la technologie CDMA (e.g. les systèmes HSDPA, HSUPA, MC-CDMA).

En outre, les architectures matérielles développées sont ajustables suivant la fréquence d'horloge spécifiée. Des résultats d'implantation sont fournis pour une intégration au sein d'un circuit FPGA et la conception d'un circuit ASIC pour lequel les ressources matérielles peuvent être réduites. Les prototypes développés sont caractérisés par de nombreuses ressources de mémorisation qui peuvent être ajustées suivant le contexte de transmission (hypothèses sur le canal sans fil, transmission multi-canaux, etc.). D'autre part, le détail des différents circuits est donné pour des échantillons codés sur huit bits pour illustrer les performances. Néanmoins, cette largeur peut être modifiée et les chemins de données adaptés automatiquement.

Pour des réseaux d'antennes de taille importante (e.g.  $8 \times 8$ ), la complexité du récepteur MIMO-WCDMA devient importante. Dans ce cas, il est nécessaire d'ajuster au mieux les ressources matérielles du récepteur pour minimiser la puissance consommée, tout en considérant les performances du système. Aussi, le chapitre suivant propose principalement de nouvelles méthodes pour réduire cette puissance suivant le contexte de communication.



## Chapitre 4

# Vers la définition d'architectures évoluées pour les systèmes multi-antennes

Ce chapitre se veut prospectif en proposant de nouvelles pistes pour la conception optimale de systèmes multi-antennes, pour la technologie CDMA ou tout autre technique.

La diversité et la multitude des traitements pour lesquels un motif de calcul redondant est identifié, i.e. l'unité de multiplication par un code (UMC), conduit à la définition d'un circuit dénommé *réseau d'UMC programmable*, qui constitue le thème de la première partie.

Dans une seconde partie, le principe d'*allocation adaptative de la virgule fixe* est détaillé. L'objectif consiste à optimiser de manière dynamique et à adapter le codage des données pour tout système multi-antennes, suivant les caractéristiques du canal MIMO.

Une dernière partie présente le concept d'*architectures adaptatives*, circuits propices à la minimisation de l'énergie consommée pour tout système multi-antennes embarqué, sous contraintes de performances.

## 4.1 Réseau d'unités de multiplication par un code (UMC) programmable

### 4.1.1 Problématique

Dans tout système CDMA, que ce soit pour étaler des canaux de symboles ou générer des statistiques sur les signaux reçus, une composante élémentaire et indispensable est identifiée par la multiplication d'une donnée par un code. En réception, celle-ci est présente dans de nombreux traitements qui peuvent être :

- l'acquisition du code d'embrouillage [55, 17, 4, 31] : étape initiale nécessaire à l'établissement d'une communication cellulaire CDMA, requérant la corrélation avec certains codes et s'appuyant sur les canaux de synchronisation P-SCH<sup>1</sup> et S-SCH<sup>2</sup> ;
- le module de recherche des multiples trajets [1, 40, 31] (cf. chapitre 3, section 3.2.2) : synchronisation temporelle spécifique à chacun des sous-canaux composant le canal MIMO ;
- la synchronisation fine [99, 79, 94] (cf. chapitre 3, section 3.2.2) : corrélation avec les symboles pilotes ;
- l'estimation du canal basée sur la corrélation avec les symboles pilotes [1] (cf. chapitre 3, section 3.2.2) ;
- la génération des statistiques de décision [49, 33, 31] (cf. chapitre 3, section 3.2.2) : rake tridimensionnel (multi-code, multi-trajets, multi-antennes) ;
- le décodage itératif pour supprimer l'interférence entre trajets<sup>3</sup> [57, 64] : régénérer le signal décodé pour supprimer sa contribution et donc le niveau d'interférences pour améliorer les performances du récepteur. Cela implique l'opération d'étalement de spectre en réception ;
- la suppression itérative des trajets détectés dans le processus de calcul du profil de puissance, pour accroître les performances du MRT (afin de détecter plus de trajets) [5] ;
- la détection adaptative [30, 111, 33, 81] : corrélation pour estimer l'erreur et former l'estimé du gradient.

Il est à noter également que plus le nombre d'antennes de part et d'autre du lien sans fil est élevé, plus le nombre d'opérations est important. Il en est de même pour le nombre de canaux transmis et à détecter. En effet, cela implique le traitement de nombreux signaux et donc un nombre d'opérations de ce type plus élevé.

En outre, s'il est souhaité de supprimer l'interférence due aux propriétés de corrélation imparfaites, il est nécessaire de générer les signaux à supprimer (suppression de l'IAM) et donc de procéder à un étalement spectral, soit de nouveau l'application de codes CDMA.

De plus, réduire la fréquence d'horloge constitue une alternative intéressante pour réduire l'énergie dissipée. En effet, pour les circuits CMOS, la puissance consommée  $P_c$  est modélisée par l'équation suivante :

$$P_c = \alpha C_L V_T^2 f_H, \quad (4.1)$$

avec  $\alpha$ ,  $C_L$ ,  $V_T^2$ ,  $f_H$ , respectivement le facteur d'activité au sein du circuit<sup>4</sup>, la capacité de charge, la tension d'alimentation et la fréquence d'horloge. Diminuer  $f_H$  revient à réduire  $P_c$ . Cela revient aussi à augmenter le nombre d'UMC puisque comme vu dans le chapitre 3, plus la fréquence est élevée, plus le nombre d'opérateurs est réduit.

A l'émission, le processus d'étalement implique le même motif de calcul. En effet, celui-ci reste inchangé que l'opération soit l'étalement ou le désétalement. Ce point est essentiel sur l'établissement d'une architecture dédiée à ces traitements.

Par la suite, seul le cas de la station mobile est traité. Pour une station de base, le nombre de traitements affiliés à la technologie CDMA est plus conséquent puisque ceux-ci s'appliquent non plus pour un mais pour plusieurs usagers coexistant dans une même cellule. En effet, la

---

1. Primary Synchronisation CHannel.

2. Secondary Synchronisation CHannel.

3. ou Inter-Path Interference (IPI).

4. nombre moyen de transition  $0 \rightarrow 1$  pendant une période d'horloge donnée.

station de base peut traiter de nombreux usagers, nécessitant ainsi une multitude d'opérations de corrélation. Deux types de structure programmable pourraient être ainsi déterminés suivant la station considérée.

Le module de recherche des multiples trajets nécessite de nombreux UMCs dont le nombre varie suivant le nombre de symboles pilotes et le facteur d'étalement appliqué pour les étaler.

Nous pouvons donc constater que de nombreuses fonctions nécessitent l'unité UMC. Cette ressource peut être utilisée de manière intensive dans de nombreux cas de figure et d'action de décodage. Le motif de calcul redondant est présent au sein de l'émetteur et du récepteur et peut être considéré comme étant un élément central dans la définition d'un circuit dénommé *réseau d'UMC programmable* dont la structure est décrite dans la partie suivante.

#### 4.1.2 Description matérielle

Au vu des développements matériels présentés dans le troisième chapitre, plusieurs constats peuvent être posés. Le premier porte sur le fait qu'un circuit UMC peut comporter des éléments de mémorisation en entrée et en sortie de l'unité. C'est le cas pour le module RMT (cf. figures 3.2.2 et 3.2.2, chapitre 3) où un bloc SRAM est connecté aux entrées d'une UMC. Il en est de même pour le rake multi-fonctions (cf. figure 3.38, chapitre 3) où en entrée un bloc SRAM est également positionné. En sortie de celui-ci, des files de registres sont positionnées pour sauvegarder les produits partiels. Cet ensemble de registres peut être substitué par une mémoire double port (une lecture et une écriture simultanées).

Au contraire, certaines situations peuvent ne pas impliquer de blocs mémoires ou de files de registres. Par exemple, pour un transmetteur MIMO-WCDMA (cf. figure 3.49, chapitre 3), seul un registre-accumulateur est positionné en sortie de chaque circuit UMC pour procéder à l'étalement de multiples canaux. Ce schéma est également appliqué pour des récepteurs itératifs nécessitant la régénération du signal désétalé et décodé afin de supprimer sa contribution et améliorer la détection.

D'autre part, plusieurs UMC peuvent être connectées entre elles pour effectuer la somme de résultats partiels (cf. figure 3.2.2, chapitre 3).

En somme, une unité UMC peut être associée, en entrée et en sortie, à un ensemble de blocs mémoires ou/et de registres. D'autre part, elle nécessite plusieurs générateurs de codes (OVSF, Gold, Kasami). Une séquence d'un code, issue d'un même générateur, peut être partagée par plusieurs circuits UMC comme c'est le cas pour la première architecture du module RMT.

Deux approches peuvent être envisagées dans la définition d'un circuit intégrant ces multiples circuits UMCs. La première approche porte sur la définition d'un circuit du type multi-processeurs reconfigurables. Chaque processeur intégrerait un circuit UMC, un bloc mémoire, plusieurs files de registres, plusieurs générateurs de code (OVSF, Gold) et des portes logiques. Les différents processeurs de ce type seraient connectés entre eux par un réseau flexible. Néanmoins, comme vu précédemment, une partie des ressources du processeur (blocs mémoires, files de registres) peut ne jamais être utilisée, d'où une perte en efficacité.

Aussi, il est préférable de déplacer ces ressources de mémorisation et de génération des codes afin de les mettre en partage pour l'ensemble des UMCs. En ce sens, cette approche conduit à un réseau d'UMC, de manière analogue à un réseau de cellules CLB (*Configurable Logic Block*) pour les composants FPGA (*Field Programmable Gate Array*). Par définition, les composants FPGA sont caractérisés par un réseau de cellules élémentaires reprogrammable à volonté [112]. De manière analogue, nous proposons la définition d'un réseau d'UMC programmable (RUP) supportant les nombreuses fonctions nécessitant l'UMC. La cellule élémentaire est représentée par celle-ci et non plus un CLB.

La figure 4.1 présente la structure de la matrice d'UMCs, entourée de générateurs de code (OVSF, Gold, Kasami), de mémoires et d'entrées/sorties (E/S). La structure interne d'un UMC est fournie par la figure 3.29 (chapitre 3). L'ensemble des ressources est relié par un réseau d'in-




FIGURE 4.1 – Structure générale d'un réseau d'UMC programmable constitué d'unités UMC, de générateurs de codes et d'unités de mémorisation.

terconnexions. Le routage est essentiellement transversal et local. Il est transversal puisque les différentes ressources du circuit communiquent principalement avec l'extérieur. D'autre part, les communications sont aussi locales pour procéder, de manière localisée au sein du circuit, aux multiples calculs et aux différents accès mémoires. Ces deux types de communication sont illustrés par la figure 4.3.

La comparaison entre cette structure et les circuits FPGA est justifiée dans le sens où le nombre d'UMCs (cellule élémentaire) peut être très important. Cependant, il n'est pas flexible au sens où il peut effectuer tout type d'opération. Le RUP est dédié aux systèmes CDMA, et précisément aux étapes d'étalement et d'intégration de flux d'échantillons.

La question qui pourrait être posée : pourquoi ne pas utiliser un circuit FPGA ? L'unité de corrélation est un circuit spécifique dont la conception est précise<sup>5</sup> alors qu'au sein d'un circuit FPGA, il faut câbler de nombreux CLBs pour obtenir le circuit désiré. La diversité et la multitude des traitements cités précédemment justifient l'intégration d'un circuit dédié qui est répété une multitude de fois. De plus, le composant RUP est uniquement dédié aux multiples corrélations et ne procéderait pas à d'autres opérations<sup>6</sup>.

La figure 4.2 illustre l'intégration du circuit RUP pour effectuer, à la fréquence chip, une partie des traitements d'un système MIMO-WCDMA embarqué intégrant un nombre d'antennes arbitraire. Le nombre d'UMC allouées au transmetteur est relativement faible. Pour le récepteur, le nombre d'unités est plus élevé puisque les traitements sont plus nombreux et plus complexes.

5. Au sens où il représente un circuit dédié afin d'accélérer le calcul.

6. Par la suite, l'utilisation d'une UMC peut être étendue en lui ajoutant la capacité d'effectuer des opérations SWP (*Sub-Word Processing*) pour des opérations d'addition et de soustraction.




FIGURE 4.2 – Exemple d'intégration du réseau d'UMC programmable au sein d'un récepteur MIMO-WCDMA.

#### 4.1.3 Exemple d'application sur un système HSUPA avec $n_T = n_R = 4$

Pour illustrer l'utilisation de ce circuit, une application est proposée. Elle consiste en un système multi-antennes composé de quatre antennes de part et d'autre du lien. Précisément, la technologie HSUPA est considérée avec pour chaque branche émettrice la transmission d'un canal pilote et d'un canal de symboles usagers. Puisque le circuit UMC est réalisé sous forme d'un circuit dédié, la fréquence d'horloge est fixée à 184,32 MHz, en se basant sur les performances fournies dans la section 3.2.2 (cf. chapitre 3). Cet ajustement de la fréquence d'horloge augmente les capacités de traitement de l'UMC. Le transmetteur intègre quatre UMC (une unité par branche émettrice). Une seule instance du module RMT (version 2), soit une unité UMC, est implantée. Pour le traitement de  $L = 4$  trajets, le rake spatio-temporel intègre non pas 16 mais 8 UMCs puisque les capacités du rake sont doublées (fréquence d'horloge doublée). En outre, le récepteur comporte un schéma itératif permettant de supprimer l'interférence introduite par les trajets les plus forts, pour améliorer le traitement des trajets restants. Cette opération implique l'insertion de quatre UMCs.

La figure 4.3 présente la configuration du RUP pour cette application. Le circuit RUP est partitionné en plusieurs sous-ensembles. Chacune exécute une tâche particulière. Au vu de la nature des opérations à réaliser, une partie des calculs au sein du RMT et du rake multi-fonctions ne peut être réalisée au sein du RUP. Aussi, il est nécessaire de coupler ce circuit avec un processeur de type FPGA ou DSP.

$n_T \times n_R$	Émetteur	Récepteur		
		MRT	rake	régénération de l'interférence
$1 \times 1$	1	1	1	1
$2 \times 2$	2	1	2	2
$4 \times 4$	4	1	8	4
$8 \times 8$	8	1	32	8
$16 \times 16$	16	1	128	16

TABLE 4.1 – Nombre d'UMC nécessaires pour la mise en œuvre d'un système MIMO-WCDMA suivant les fonctions considérées (émetteur, MRT, etc.) et la taille du réseau d'antennes ( $n_T \times n_R$ ).




FIGURE 4.3 – Illustration de l'utilisation des ressources du réseau d'UMC programmable, configuré pour exécuter un système HSUPA avec  $n_T = n_R = 4$ .

Pour le système MIMO-WCDMA considéré précédemment, le tableau 4.1 fournit le nombre d'UMC nécessaires pour exécuter l'application suivant le nombre d'antennes. Nous pouvons constater que pour une application donnée, le nombre d'UMC augmente si la taille du réseau devient importante. Le rake spatio-temporel représente la fonction nécessitant le plus d'unités. Quelle que soit la taille du réseau d'antennes et suivant l'hypothèse de retards identiques des multiples trajets entre sous-canaux, le module RMT intègre une seule unité UMC. Néanmoins, si cette hypothèse n'est pas vérifiée, le nombre d'UMC devient plus important et dépend de la stratégie appliquée (cf. partie 3.3.3, chapitre 3).

La taille des opérateurs au sein de l'UMC dépend de la taille des échantillons en entrée du circuit. Elle varie également suivant le nombre de canaux à additionner et le facteur d'étalement appliqué (pour le processus d'intégration). Réduire cette taille et donc le format des données en entrée permet de réduire la complexité du circuit. Puisque les unités UMC peuvent être en nombre important, cela contribue en conséquence à réduire la complexité des systèmes multi-antennes dont la taille du réseau peut être élevée.

De manière générale, minimiser la taille des chemins de données au sein des opérateurs améliore les performances du circuit en termes de puissance consommée et de vitesse d'exécution. Cependant, cette réduction peut entraîner une perte des performances (en termes de TEB) du système sans fil. Cette minimisation des ressources ne peut donc être dissociée de la qualité de décodage qui dépend du contexte de communication. Dans la partie suivante, le principe d'*allocation adaptative de la virgule fixe* pour des systèmes multi-points est décrit.



## 4.2 Allocation adaptative de la précision de calcul

### 4.2.1 Motivations

Les performances d'un système sans fil sont conditionnées par de nombreux phénomènes tels que les évanouissements aléatoires du signal reçu pour un canal sans fil sélectif en fréquences ou encore le bruit thermique généré par les appareils électroniques.

Le codage des données en virgule fixe ou en d'autres termes le bruit de quantification [92, 78] influence également la qualité du signal détecté au récepteur. Au vu des circuits et des prototypes développés [1, 33, 31, 91], la taille des chemins de données est identique d'une branche réceptrice à une autre. Dans certains cas [1, 31], un contrôle du gain est appliqué pour ajuster la dynamique des données suivant la puissance des signaux reçus. Cependant, le format de sortie reste identique en aval du traitement en bande de base. De plus, ce format est minimisé pour réduire autant que possible la complexité du circuit. Dans le cas des traitements multi-antennes, cette complexité est élevée et réduit les degrés de liberté quant à la conception de terminaux embarqués performants et à faible consommation.

De par la nature même du canal sans fil MIMO, les signaux reçus subissent des évanouissements indépendants et n'ont pas la même puissance aux points d'entrée du système en bande de base. En ce sens, spécifier un même codage pour toutes les branches réceptrices est sous-optimal et ne prend pas en compte la diversité qualitative des signaux reçus. Adapter la taille des chemins de données en tenant compte de la qualité des signaux reçus peut améliorer les performances du système. La partie suivante détaille le concept.

### 4.2.2 Principe

Les techniques multi-antennes entraînent au récepteur le traitement de plusieurs flux aux entrées du système en bande de base. Le traitement d'un flux implique l'exécution d'un certain nombre de tâches. À chacun des flux correspond un ensemble d'unités de traitement ( $UT$ ), que l'on peut regrouper en une seule unité pour simplifier le formalisme. L'élément  $UT_i$  identifie l' $UT$  dédiée au traitement de la couche<sup>7</sup>  $i$ .

La largeur des données en entrée du système en bande de base et les chemins de données au sein des  $UT$ s sont classiquement identiques d'une couche à une autre [1, 33, 31, 91]. Cependant, la puissance du signal reçu n'est pas identique d'un point d'entrée à un autre. En effet, pour les  $n_R$  points d'entrée, le rapport signal à bruit (RSB) varie d'une entrée à une autre puisque les conditions de propagation des signaux transmis varient d'un sous-canal à un autre de manière indépendante (hypothèse de non corrélation entre les sous-canaux). Les signaux subissent des évanouissements indépendants.

En ce sens, il est pertinent de spécifier un codage des données différent d'une couche à une autre afin que le récepteur s'ajuste aux conditions du canal et améliore en conséquence les performances du décodeur multivoies, en adaptant la précision de calcul par couche. Les signaux en entrée sont aiguillés, suivant leur puissance, vers les points d'entrée du traitement spatio-temporel en bande base. Cette technique pourrait être dénommée *allocation adaptative de la précision de calcul* (AAPC).

La figure 4.4 illustre le principe d'allocation de la précision de calcul par couche. Le système en bande de base comporte  $n_R$  entrées. Chaque couche met en œuvre un format de codage des données différent. L' $UT_1$  possède la meilleure précision avec  $N$  bits. Le paramètre  $p$  ( $p > 0$ ) représente le nombre de bits de différence entre deux couches adjacentes. Nous l'appellerons *pas de codage* inter-couche. Par exemple, pour  $n_R = 4$ ,  $N = 12$  et  $p = 2$ , nous avons une précision respective de 12, 10, 8 et 6 bits pour les ensembles  $UT_1$ ,  $UT_2$ ,  $UT_3$  et  $UT_4$ . Au total et pour chacune des voies (I et Q), nous avons 36 bits alloués aux entrées du système. Nous pouvons remarquer que pour  $p = 0$ , nous sommes dans le cas classique où la taille des échantillons en

7. Le traitement en réception de signaux multi-dimensionnels peut être représenté par couche. Un flux de données en entrée est associé à une couche. Par la suite, le traitement spatio-temporel devient conjoint.




FIGURE 4.4 – Allocation adaptative de la précision de calcul par couche pour un récepteur multi-points, avec une précision maximale de  $N$  bits et un pas de codage inter-couche de  $p$  bits.

entrée est identique pour toutes les couches. D'autre part, le pas de codage peut ne pas être uniforme et sa valeur peut varier suivant les couches considérées.

Plus généralement, supposons que le récepteur multi-voies comporte  $M$  branches réceptrices et qu'il dispose de  $n$  bits pour le codage des données aux entrées des  $UT$ s. Cet ensemble de  $n$  bits équivaut à la somme des bits des opérandes complexes aux entrées des  $M$   $UT$ s ( $n > M$ ). Quelle est la meilleure méthode de répartition de ces  $n$  bits sur les  $M$  branches, de manière optimale selon certains critères (suivant le contexte de transmission et les ressources disponibles) ? A un instant donné et dans un contexte précis, quelle est la meilleure technique d'affectation de ces bits aux entrées du système ? Quels sont les critères ? Est-ce que cette distribution doit être non-uniforme ou uniforme ? Il est possible également qu'un nombre inférieur à ce seuil de  $n$  bits puisse suffire au traitement. Ce dernier point introduit des modes de fonctionnement opportuns à l'économie d'énergie.

Concernant la méthode d'aiguillage et pour le cas spécifié par la figure 4.4, elle consiste à connecter les signaux de puissance élevée vers les entrées du système en bande de base pour lesquelles les traitements se font avec une meilleure précision de calcul. Les signaux de faible puissance, due aux mauvaises conditions de transmission, sont aiguillés vers des entrées pour lesquelles les calculs sont moins précis ou en d'autres termes la puissance du bruit de quantification est plus élevée.

Cette approche possède des points communs avec la technique du *Water-filling* [103]. Dans le cas où les caractéristiques du canal MIMO sont connues au transmetteur, cette technique permet d'accroître la capacité du canal (augmentation de la qualité du lien ou/et du débit). Elle consiste à allouer plus de puissance à certains signaux transmis si les conditions de transmission dans les canaux correspondants sont avantageuses, et inversement. Le concept avancé peut être également comparé au choix de l'ordre de détection des signaux au sein de l'algorithme V-BLAST [38, 110] pour lequel le processus de décodage débute par le signal dont le RSIB<sup>8</sup> après combinaison est le plus fort et finit par celui ayant le RSIB le plus faible.

Il est à remarquer que la méthode du *Water-filling* nécessite une information de retour, transmise par le récepteur au transmetteur. Le traitement s'effectue au niveau du transmetteur qui est en général de faible complexité. Cela pourrait paraître comme un avantage à ceci près que pour un système embarqué, les modules transmetteur et récepteur sont intégrés au sein d'un même support. L'ajout d'un module supplémentaire pour le traitement de ce lien de retour complexifie

8. Rapport Signal à Interférence plus Bruit.

encore la définition d'un système embarqué faible coût. Au final, la complexité est plus élevée avec les désavantages propres à l'établissement d'un lien de retour (occupation d'une partie de la bande de fréquences et estimation biaisée possible des informations de retour). La technique d'allocation adaptative de la virgule fixe ne nécessite pas de lien de retour puisque le traitement se base uniquement sur les signaux reçus.

Avant d'adapter la taille des ressources de calcul, il est nécessaire de prendre une décision qui établit à un instant donné la meilleure configuration du récepteur multi-antennes. Le paragraphe suivant discute brièvement de cet aspect.

### Critères de décision

Pour contrôler l'allocation de la virgule fixe, il est nécessaire de définir l'information à partir de laquelle une décision est prise. Pour la technologie CDMA, le contrôle peut être défini en s'appuyant sur la puissance des canaux pilotes reçus et décodés pour chaque point d'entrée. L'estimation de cette puissance fournit une information sur la qualité des signaux reçus. Le signal d'entrée pour lequel la puissance calculée est la plus élevée sera connecté à l'*UT* dont la précision de calcul est la plus élevée, et ainsi de suite.

Le RSIB peut constituer également un critère dans ce processus d'allocation.

Pour mettre en œuvre cette technique, il est nécessaire de disposer d'unités de traitement de taille variable, propos de la section suivante.

### 4.2.3 Dimensionnement des unités de traitement

Plusieurs approches sont envisageables pour le dimensionnement des opérateurs de calcul.

#### Format fixe

La première et la plus simple à mettre en œuvre consiste à fixer la taille des opérateurs qui n'évolue pas au cours du temps. Le format des opérateurs est pré-défini et invariant dans le temps. Seul l'aiguillage est corrigé. Les opérateurs sont répartis au sein du circuit pour former différents ensembles proposant des tailles de chemin de données différentes. L'aspect adaptatif de l'allocation de la virgule fixe est assuré par un réseau d'interconnexions commandé par un circuit de contrôle.




FIGURE 4.5 – Architecture d'un récepteur à deux antennes avec allocation adaptative de la virgule fixe par aiguillage dynamique (commandé par un contrôleur global) des deux signaux d'entrée vers les deux *UT*s dont les formats sont fixes et différents.

La figure 4.5 présente un exemple pour ce cas d'étude. Le récepteur comporte deux antennes, un système d'aiguillage, deux *UT*s dont les formats sont fixes et différents, et un contrôleur. Celui-ci prend en entrée les signaux de sorties pour déterminer la puissance des signaux reçus. Il commande en conséquence le réseau d'interconnexions aux sorties des CANs afin d'adapter le codage.

### Format modulable

La seconde approche, plus difficile à concevoir matériellement, s'appuie sur des opérateurs dont les formats d'entrée et de sortie seraient ajustables à tout instant. Aucun réseau d'interconnexions n'est requis puisque les  $UT$ s sont directement connectées aux sorties des convertisseurs.




FIGURE 4.6 – Architecture d'un récepteur à deux antennes avec allocation adaptative de la virgule fixe par modification dynamique des formats des  $UT$ s.

La figure 4.6 présente un exemple pour ce cas où aucun réseau d'interconnexions n'est inséré en amont. Chaque signal complexe en sortie d'un CAN est associé invariablement à une entrée d'une  $UT$ . Le codage en virgule fixe est effectué en modifiant directement et dynamiquement le format des  $UT$ s.

Cette méthode est plus compliquée à réaliser puisque définir un opérateur capable de s'ajuster à tout instant et efficacement (ressources activées, énergie dissipée, etc.) à des formats d'entrée et de sortie quelconques représente une tâche délicate à réaliser matériellement. En effet, il est nécessaire de conditionner l'architecture interne d'un opérateur arithmétique (additionneur, multiplieur, etc.) de manière à désactiver les ressources internes inutilisées.

Dans [45], la réduction de la puissance consommée est illustrée pour le cas d'un multiplieur multi-précision. La réduction de l'activité au sein du multiplieur est obtenue en appliquant deux techniques qui sont le décalage à droite de l'opérande signée et la troncature. Cette dernière présente les performances les plus intéressantes pour le multiplieur de Wallace et la méthode de Booth modifiée [82]. Dans cette étude, la méthode d'ajustement ne porte pas sur une modification interne de l'architecture de l'opérateur mais sur une intervention externe en modifiant les bits des données aux entrées. Pour réduire l'activité parasite au sein de l'opérateur, une intervention interne serait préférable, e.g. la suppression de la propagation d'une retenue au sein d'un additionneur.

Une problématique porte également sur l'adaptation des chemins de données suite à une correction effectuée en amont. En effet, si la taille des échantillons aux entrées du système est réduite ou augmentée, il est nécessaire de propager les règles de codage en virgule fixe [78] en aval, selon les traitements à effectuer. En ce sens, la méthode d'aiguillage avec un format figé mais différent pour chaque couche constitue une méthode simplifiant cette problématique.

Pour illustrer la méthode d'allocation, le prototype HSUPA ( $n_T = n_R = 2$ ) présenté dans la section 3.3.3 (chapitre 3) est repris.

#### 4.2.4 Exemple d'application : HSUPA intégrant deux antennes réceptrices

La technique adoptée porte sur la méthode d'aiguillage illustrée par la figure 4.5. Deux entrées sont donc possibles. Il est choisi de coder les échantillons de la première entrée sur 8 bits et la seconde sur 6 bits. L' $UT_1$  regroupe le filtre RCS, le module MRT<sup>9</sup>, deux rakes et la CGM. Il en

9. L'unique module RMT est connecté à la voie d'entrée dont la précision de calcul est la meilleure, afin de ne pas perturber la détection des multiples trajets.

est de même pour l' $UT_2$  dont les échantillons en entrée sont codés sur 6 bits. Ainsi, les filtres pour cette voie effectuent des multiplications non pas sur des opérandes de taille 8 et 10 bits mais 6 et 10 bits (coefficients codés sur 10 bits). La taille de la SRAM et des files de registres au sein de chacun des deux circuits rakes associés à l' $UT_2$  est également réduite. La complexité des multiplieurs appliqués pour la CGM est abaissée. En somme, le codage est propagé sur l'ensemble de l' $UT$ . Seule l'étape d'addition des multiples trajets nécessite une extension du bit de signe pour les signaux provenant de l' $UT_2$ . En effet, l'addition de multiples trajets provenant de voies d'entrée différentes nécessite un pré-traitement. Plus généralement, le traitement s'effectue suivant le format d'entrée jusqu'au point où le traitement devient conjoint pour générer les statistiques sur le vecteur de signaux transmis.

Au niveau fonctionnel, l'inversion des voies aux entrées des UTs à un instant donné ne modifie pas le comportement du récepteur MIMO et n'entraîne donc pas de traitement supplémentaire. D'autre part, l'aiguillage peut intervenir à tout instant. Ce comportement dynamique dépend essentiellement des fluctuations du canal sans fil.

L'objectif de l'allocation adaptative de la dynamique de calcul consiste à optimiser le codage en virgule fixe du récepteur MIMO selon les conditions de transmission sans fil. Elle permet également de réduire l'énergie dissipée en minimisant le nombre de bits utilisés et donc la taille des chemins de données, sous contraintes de performances définies arbitrairement. Ce moyen d'optimisation allie directement les caractéristiques du circuit aux performances du récepteur multi-antennes.

Plus généralement, il est essentiel d'adapter au mieux le processeur MIMO aux caractéristiques du circuit et du canal MIMO, afin de minimiser les ressources matérielles utilisées et donc d'accroître la fiabilité du circuit. Dans une dernière partie, le principe d'architecture adaptative est introduit pour matérialiser cette notion d'*adéquation* à tout instant entre le circuit et la qualité du lien.

### 4.3 Vers les architectures adaptatives

La technique introduite dans la partie précédente s'appuie sur une architecture flexible et adaptée au contexte de transmission. L'application multi-antennes reste inchangée mais la structure du circuit est modifiée en fonction de certains critères. Cette mise en relation entre les caractéristiques des signaux reçus et le comportement du circuit peut aboutir plus généralement à la définition d'*architecture adaptative*, architecture adaptée dynamiquement et conjointement au contexte de communication et aux contraintes matérielles.

#### 4.3.1 Problématique

Suivant la taille du réseau d'antennes, les récepteurs multivoies nécessitent des traitements relativement complexes à mettre en œuvre (cf. tableau 1.9, chapitre 1), impliquant en conséquence une architecture matérielle dense et coûteuse. L'une des principales problématiques pour les terminaux mobiles porte sur la réduction de l'énergie dissipée, afin d'accroître la durée de vie de la batterie et donc l'autonomie de l'équipement. D'autre part, il est également essentiel de garantir une certaine qualité de service quelque soit le contexte de transmission radio.

Dans [34], un circuit de type ASIC a été développé pour procéder à la détection de signaux HSDPA, basée sur le critère du MV. Les performances matérielles du système développé sont illustrées pour différentes configurations du système multi-antennes, associées à des modulations variées (QPSK, 8PSK, 16QAM). Précisément, des résultats sur la puissance consommée sont fournis pour différentes tailles du réseau. Pour un système  $4 \times 2$  QPSK, la puissance consommée (160 mW) est réduite de 30 mW par rapport à celle donnée pour le système  $4 \times 4$  QPSK correspondant. Cette information fournit un exemple concret de réduction de la consommation de puissance en diminuant le nombre d'antennes réceptrices actives. D'autre part, ces résultats indiquent également que plus la modulation est complexe, plus la puissance consommée croît. Dans notre cas et dans un premier temps, nous nous intéressons uniquement à la variation du nombre de branches réceptrices actives.

D'autre part, plus le facteur  $\alpha = \frac{n_R}{n_T}$  est important, meilleurs sont les résultats en termes de TEB [106]. En d'autres termes, en fixant  $n_T$  (et donc le débit d'informations), plus le nombre d'antennes réceptrices est important, meilleures sont les performances du système en termes de TEB. Cependant, pour  $n_T$  fixe, plus  $\alpha$  augmente, plus la complexité de traitement du récepteur est importante.

Aussi, il est nécessaire d'effectuer un compromis entre la qualité de décodage et la complexité matérielle du détecteur multi-antennes.

#### 4.3.2 Description

L'objectif visé consiste à adapter, pour une même application multi-antennes et de manière dynamique, les ressources matérielles du processeur en fonction de la qualité du lien et des caractéristiques du circuit embarqué. Adapter le circuit signifie dans ce cas activer uniquement les ressources nécessaires permettant de satisfaire le seuil fixé suivant la qualité du lien sans fil dans le but de réduire l'énergie dissipée.

Cette approche se distingue du principe de radio logicielle [15, 37] souvent désigné par l'acronyme SDR (*Software Defined Radio*). Les terminaux mobiles de prochaine génération doivent supporter de nombreux modes de communication, de différentes natures. En ce sens, il est pertinent de définir une plate-forme multi-modes (constructeur, technologie, région ou pays où se trouve le terminal : un seul standard) capable de s'adapter efficacement à tous ces modes de fonctionnements, en plus d'être capable d'intégrer toutes les normes de communication radio (GSM, GPRS, WCDMA, etc.). La SDR consiste donc à définir un support matériel unique, flexible et performant, supportant de multiples protocoles implantés en logiciel. En raison de la diversité des traitements possibles et des vitesses de fonctionnement, le support est constitué de différents circuits : DSP, ASIC, FPGA, microcontrôleur, etc. Ceux-ci sont intégrés sur un même substrat, soit un SoC hétérogène. Le terminal est reconfiguré au niveau logiciel de manière transparente

pour l'utilisateur (sans rupture de communication). Il s'agit de substituer, à un instant donné, une application (ou un programme logiciel) par une autre, soit une mise à jour logiciel. Le maximum de traitements est réalisé au niveau logiciel (reconfiguration logicielle des systèmes) pour limiter la ressource matérielle. Un même circuit supporte différents traitements.

Dans [63, 64], il est décrit une nouvelle méthode de reconfigurabilité appelée *approche itérative*. Celle-ci consiste à identifier les similarités de calcul et la nature itérative au sein d'une application. Un motif de calcul redondant est donc implanté et utilisé de manière itérative pour exécuter l'application. Un système WCDMA mono-antenne est utilisée pour illustrer ce concept permettant de réduire la surface matérielle utile et la logique de reconfiguration. Il autorise également l'ajustement du nombre d'itérations suivant les paramètres de communication. Ce dernier point illustre l'interaction entre les performances d'une application et les caractéristiques du circuit.

Le principe d'architecture adaptative avancé désavoue cette tendance à déplacer la complexité du problème du processeur vers le logiciel. Une seule application est chargée au sein du processeur dont la structure interne est modifiée au cours du temps. En effet, une architecture adaptative n'est plus une simple structure de calcul, dénuée de la capacité d'analyser la situation et de prendre une décision par elle-même, afin de modifier sa propre action en fonction du contexte de fonctionnement.

Néanmoins, ce principe d'architecture adaptative peut être intégré au sein d'une plate-forme radio logicielle.

### Concept

L'idée proposée porte sur la définition d'une architecture matérielle adaptative (ou intelligente) pour le récepteur multivoies. Cette architecture modifie l'état (actif ou inactif) de ses ressources par elle-même et sans charger un nouveau programme, en fonction des signaux reçus. Cette approche est semblable au principe d'algorithme adaptatif (tel que défini dans le premier chapitre, cf. section 1.3.2) dont le comportement est modifié par lui-même en fonction des propriétés des signaux reçus.

La complexité d'un récepteur multi-antennes peut être déduite en considérant la matrice de canal MIMO  $\mathbf{H}$  ( $n_R \times n_T$ ) dont l'expression est donnée par :

$$\mathbf{H} = \begin{pmatrix} h_{1,1} & \dots & h_{1,n_T} \\ h_{2,1} & \dots & h_{2,n_T} \\ \vdots & \ddots & \vdots \\ h_{n_R,1} & \dots & h_{n_R,n_T} \end{pmatrix}. \quad (4.2)$$

Le traitement de chaque élément de cette matrice implique un certain nombre de tâches à réaliser et donc un coût au niveau matériel. Par exemple, la non-prise en compte d'un élément implique la non-exécution de l'estimation du coefficient complexe correspondant et donc des calculs associés pour générer les statistiques sur le vecteur transmis. D'autre part, la désactivation d'une ligne de la matrice entraîne la suppression des traitements associés à une branche réceptrice. Pour le système HSUPA présenté dans le troisième chapitre (cf. section 3.3.3) et en supposant qu'un seul trajet est traité, la désactivation d'une ligne (e.g. par la méthode du clock gating) signifie la mise en veille des traitements suivants : filtrage RCS pour les voies I et Q (module RCS), désétalement, synchronisation fine et estimation du canal sans fil (deux modules rake). Cette mise en veille entraîne une réduction de la puissance dissipée et donc un allongement de la durée de vie de la batterie du système embarqué. Cependant, cela entraîne également une perte sur la diversité des signaux transmis et donc une réduction des performances en terme de TEB. Un compromis est donc à faire entre les performances du système souhaitées et les contraintes énergétiques.

Ce mécanisme d'activation/désactivation appliqué à une ligne signifie la prise en compte ou non d'une voie en entrée. Dans un premier temps, il est préférable de considérer cette adaptation par couche pour simplifier le traitement.




FIGURE 4.7 – Représentation d'un récepteur multi-antennes (trois antennes réceptrices) sous forme d'un diagramme d'états.

Ce cas est illustré par la figure 4.7. L'application multi-antennes  $n_T \times 3$  est représentée sous forme d'un diagramme d'états. Celui-ci est constitué de deux parties principales. La première partie décompose les différentes tâches par branche réceptrice. Les signaux *ActivBra i* (avec  $i = 1, 2, 3$ ) contrôlent l'activation des tâches associées à une branche réceptrice. Ces signaux de contrôle sont générés par un circuit de décision suivant deux paramètres qui sont  $\alpha$  et  $\beta$  modélisant respectivement la qualité du lien et la durée de vie de la batterie. La seconde partie du diagramme d'états porte sur le traitement conjoint des flux de données. Cette partie est également commandée par les signaux *ActivBra i*. Une description logicielle *par couche* de l'application facilite la mise en place de cette méthode. La partie la plus critique porte sur la définition du circuit de décision.

Le gain attendu par une telle méthode peut être illustré par l'application de l'algorithme de forçage à zéro pour différentes configurations du réseau. Pour cela, nous reprenons l'expression de la complexité de cet algorithme fournie dans le premier chapitre par le tableau 1.6 et les paramètres de communication spécifiés dans le tableau 1.2 (cf. chapitre 1). Pour les systèmes  $4 \times 8$ ,  $4 \times 6$  et  $4 \times 4$ , la complexité de calcul est respectivement 1,444 Gops, 1,160 Gops et 936 Mops. Donc, par rapport au système  $4 \times 8$ , la complexité est réduite de 20 % et 35 %, respectivement en activant uniquement 6 et 4 branches réceptrices.

Pour cet exemple, cette méthode d'adaptation porte sur le contrôle des branches réceptrices mais peut être généralisée à l'ensemble des sources d'information découlant du canal MIMO, comme suggéré dans le paragraphe suivant.

### Approche générale

De manière plus générale, ce processus d'adaptation peut être modélisé par l'expression suivante :

$$\mathbf{P}_{i+1}^{Archi} = \mathbf{P}_i^{Archi} \oplus M_c, \quad (4.3)$$



avec  $\mathbf{P}_i^{Arch}$ , une matrice binaire (taille identique à celle de la matrice  $\mathbf{H}$ ) représentant l'activité au sein du circuit à l'instant  $i$ . Le domaine de définition de cette matrice correspond à l'ensemble binaire. L'état haut signifie que les ressources matérielles affectées au traitement de cette source d'information sont actives et l'état bas, la désactivation de ces mêmes ressources. L'ensemble de ces ressources matérielles peut être regroupé en une unité fonctionnelle (UF). La matrice  $\mathbf{P}_{i+1}^{Arch}$  représente la mise à jour de la matrice  $\mathbf{P}_i^{Arch}$  à l'itération suivante. La mise à jour peut s'effectuer à des instants donnés, de manière analogue à l'estimation du canal sans fil. Pour la même application MIMO, la matrice  $\mathbf{P}_{i+1}^{Arch}$  indique une nouvelle configuration du récepteur offrant un meilleur compromis entre l'énergie restante et la qualité de service. La matrice  $M_c$  représente une matrice de contrôle qui pondère la matrice de poids précédente  $\mathbf{P}_i^{Arch}$  par l'opérateur *ou exclusif* et amène à une nouvelle configuration du récepteur  $\mathbf{P}_{i+1}^{Arch}$ . La matrice  $M_c$  est définie en fonction des critères  $\alpha$  et  $\beta$ .

D'autre part, il est à souligner que si une colonne entière de  $\mathbf{P}_i^{Arch}$  est mise à l'état bas, cela signifie la désactivation d'une branche émettrice, i.e. la sélection d'antennes au transmetteur. D'autre part, la mise à l'état bas d'une ligne signifie la désactivation d'une branche réceptrice.

Algorithme adaptatif	Architecture adaptative
Longueur du filtre	Nombre d'UFs
Coefficient	UF
Domaine de définition d'un coefficient	Nombre d'états (0 ou 1) d'une UF
Matrice de poids	Matrice $\mathbf{P}_i^{Arch}$
Critère de l'EQMM	Critère : compromis entre QoS et énergie restante

TABLE 4.2 – Tableau comparatif entre les caractéristiques d'un algorithme adaptatif et celles d'une architecture adaptative.

L'analogie entre algorithme adaptatif et architecture adaptative est fournie par le tableau 4.2. Chaque unité fonctionnelle (UF) regroupe un ensemble d'unités de traitement. Le nombre d'UFs composant l'architecture matérielle correspond au nombre de coefficients de l'algorithme adaptatif. Chaque UF est dans un état actif ou inactif. La matrice de poids de l'algorithme adaptatif correspond à la matrice binaire  $\mathbf{P}_i^{Arch}$ . Le critère de mise à jour de l'architecture matérielle est représenté par la combinaison des informations sur la qualité de service et l'énergie restante.

### 4.3.3 Conclusion

Le principe d'architecture adaptative implique la disposition d'informations sur la qualité du lien et de l'énergie restante, et donc un coût matériel supplémentaire. Ce coût doit rester inférieur au gain apporté par cette méthode, au risque d'y perdre son intérêt. De même, le changement de fonctionnement du circuit doit rester un coût négligeable par rapport au gain apporté. D'autre part, la partie la plus délicate à définir porte sur la prise de décision.

Néanmoins, adapter l'architecture matérielle en temps réel et suivant le contexte de fonctionnement constitue une voie intéressante pour réduire le coût de mise en œuvre des traitements multi-antennes complexes.

## 4.4 Synthèse

Dans ce chapitre, différents concepts ont été introduits séparément, dans le souci constant d'optimiser les performances des systèmes multi-antennes en tenant compte du support matériel. Ces mêmes méthodes sont également applicables pour des systèmes point à point.

Les notions d'allocation adaptative de la virgule fixe et d'architecture adaptative peuvent être combinées entre elles en vue de définir une architecture performante en termes d'énergie et de qualité de service. Cette architecture embarquée constitue un compromis entre complexité matérielle et qualité de service, suivant le contexte de fonctionnement.

En outre, des outils intégrant ces techniques d'optimisation pourraient être développés et intégrés dans le flot de prototypage rapide pour d'une part générer automatiquement un modèle architectural, et d'autre part simuler et étudier les performances de ce modèle en temps et environnement réels.

La principale difficulté réside dans la définition de méthodes efficaces et faible coût permettant de prendre une décision sur la stratégie à adopter, en vue d'adapter efficacement l'architecture matérielle multi-voies.

En somme, ces concepts représentent de nouvelles pistes en vue de définir, concevoir et étudier de nouveaux systèmes pour les télécommunications de quatrième génération.

# Conclusions et perspectives

## Conclusions

A ce jour, les techniques multi-antennes constituent le moyen le plus efficace d'accroître les performances des systèmes sans fil de manière significative, en termes de débits de données et de qualité de service.

Dans un premier temps, nous avons pu constater que les techniques de traitement de signaux multi-dimensionnels sont nombreuses et diverses. Le premier chapitre fournit une étude de la complexité permettant d'effectuer un choix suivant la complexité et les performances de l'algorithme. La classe des algorithmes adaptatifs (e.g. l'algorithme de projection affine) représente un bon compromis complexité/performance. Les différentes techniques décrites peuvent être combinées entre elles pour bénéficier des avantages de l'une et compenser les inconvénients de l'autre (e.g. MC-CDMA). En outre, elles offrent des degrés de liberté permettant de définir de nouveaux systèmes. L'étude de ceux-ci, en environnement et en temps réels nécessite de disposer de plateformes de prototypage rapide, concentrant des outils efficaces et des circuits performants, afin de concevoir, simuler, analyser et raffiner les modèles développés ; et de réduire le temps de mise sur le marché de nouveaux produits.

Dans le troisième chapitre, nous avons présenté les circuits développés pour une partie de la couche physique intégrant la technologie W-CDMA dans un contexte multi-antennes et multi-codes. Un système point à point, généralisable à un nombre quelconque d'antennes, a été intégré au sein des plateformes de prototypage rapide et le lien radio a été simulé en temps et en environnement réels au sein du laboratoire LRTS. Les processeurs numériques développés se distinguent par leur flexibilité suivant le nombre de voies entrantes, le format d'entrée des échantillons, les caractéristiques du canal sans fil et la technologie ciblée (ASIC, FGPA). Ils peuvent être associés à différents décodeurs MIMO pour simuler et étudier de nouveaux systèmes.

Ce travail de développement a été complété par un travail de recherche de nouvelles techniques pour optimiser les systèmes multi-antennes. La diversité induite par les sous-canaux composant le canal MIMO, l'indépendance dans le cas idéal entre ceux-ci et le caractère aléatoire quant au contexte de transmission influent directement sur les performances du récepteur. Il est essentiel que le fonctionnement de celui-ci s'ajuste au mieux aux conditions de communication et aux contraintes inhérentes à l'équipement usager mobile. D'autre part, il est nécessaire de minimiser l'énergie en vue d'implanter ces techniques au sein de systèmes embarqués. En ce sens, il a été introduit deux concepts qui sont l'allocation adaptative de la virgule fixe et la notion d'architecture adaptative.

En somme, il est essentiel de proposer de nouvelles architectures, s'adaptant au mieux aux conditions de transmission et définies sous contraintes de performance en terme de débit de données, de qualité de service et d'autonomie énergétique.

Si deux mots doivent être retenus au sein de ce document, ce sont *adaptation* et *énergie*. Ils constitueront certainement des thématiques essentielles et étroitement liées quant à la conception optimale de systèmes embarqués futurs.

## Perspectives

De nombreuses perspectives peuvent être dégagées, conséquence des degrés de liberté offerts par le traitement de signaux multi-dimensionnels et du challenge que constitue la définition de circuits faible coût pour les systèmes multi-antennes.

Un premier travail porterait sur le développement des concepts proposés dans le quatrième chapitre.

**Simulations dans un contexte multi-usagers.** Puisque la technologie considérée porte essentiellement sur la technique d'accès CDMA, permettant de par l'utilisation de codes orthogonaux à plusieurs équipements d'accéder au même medium de communication, il serait envisageable de simuler les architectures VLSI développées dans un contexte multi-usagers. Plusieurs plateformes Lyrtech sont disponibles et peuvent être configurées pour simuler un accès multiple. Une des plateformes serait configurée en station de base.

**Considérer la couche physique dans sa globalité.** Dans le second chapitre, plusieurs pré-traitements (contrôle du gain, compensation de la déviation fréquentielle), peu coûteux matériellement mais essentiels quant au fonctionnement réel du système implanté, pourraient être développés et associés aux circuits CDMA développés.

De plus, la partie considérée ne prend en compte qu'une partie de la couche physique. Ce document a porté uniquement sur les systèmes multi-antennes *non codés*. Les codes correcteur d'erreur améliorent les performances de ces systèmes [105, 8, 33]. Une perspective serait d'étendre les systèmes développés en introduisant ce type de codage tel que le codage LDPC<sup>10</sup> [115].

**Filtrage spatio-temporel adaptatif APA couplé à la technologie HSDPA.** Dans le premier chapitre, nous avons pu constater que l'algorithme adaptatif APA constitue un compromis performance/complexité intéressant pour des réseaux d'antennes élevés ( $n_T = n_R > 8$ , cf. tableau 1.9). En ce sens, un algorithme combinant celui-ci avec la technologie HSDPA pourrait être défini pour le décodage de signaux multi-dimensionnels.

**Extension aux systèmes MC-CDMA.** Dans le premier chapitre (cf. partie 1.5), il a été noté que les techniques OFDM et CDMA peuvent être combinées entre elles, pour définir la technologie MC-CDMA [59], candidat probable pour la mise en œuvre de services multimedia, pour des débits de l'ordre du Gb/s.

Cette technologie intègre les traitements d'étalement et d'intégration, caractérisant la mise en œuvre de la technique d'accès CDMA. Aussi, les architectures matérielles développées et présentées dans le troisième chapitre pourraient être intégrées à la technologie MC-CDMA étendue aux systèmes multi-antennes, en vue de définir un support matériel performant pour cette technologie.

---

10. Low-density Parity-Check

## Annexe A

# Algorithme V-BLAST

L'algorithme V-BLAST est décrit dans [110]. Il fait parti de l'ensemble des détecteurs non-linéaires, basé sur un traitement itératif (fonction des antennes disposées).

La séquence d'opérations à effectuer est présentée par les équations A.1a à A.1j.

### Initialisation

$$i \leftarrow 1, \quad (\text{A.1a})$$

$$\mathbf{P}_1 = \mathbf{H}^\dagger, \quad (\text{A.1b})$$

$$k_1 = \arg \min_{j \in \{1 \dots n_T\}} \|(\mathbf{P}_1)_j\|^2, \quad (\text{A.1c})$$

### Procédure récursive

$$\mathbf{p}_{k_i} = (\mathbf{P}_i)_{k_i}, \quad (\text{A.1d})$$

$$\tilde{x}_{k_i} = \mathbf{p}_{k_i}^T \mathbf{y}_i, \quad (\text{A.1e})$$

$$\hat{x}_{k_i} = \mathcal{Q}(\tilde{x}_{k_i}), \quad (\text{A.1f})$$

$$\mathbf{y}_{i+1} = \mathbf{y}_i - \hat{x}_{k_i} (\mathbf{H})_{k_i}, \quad (\text{A.1g})$$

$$\mathbf{P}_{i+1} = \mathbf{H}_{k_i}^\dagger, \quad (\text{A.1h})$$

$$k_{i+1} = \arg \min_{j \in \{k_{i+1} \dots k_{n_T}\}} \|(\mathbf{P}_{i+1})_j\|^2, \quad (\text{A.1i})$$

$$i \leftarrow i + 1. \quad (\text{A.1j})$$

Le traitement débute par l'étape d'initialisation (cf. équations A.1a à A.1c) qui regroupe les instructions suivantes :

1. Initialisation du compteur  $i$  à 1 (cf. équation A.1a),
2. Calcul de la pseudo-inverse  $\mathbf{P}_1$  (cf. équation A.1b),
3. Recherche de l'indice ligne  $k_1$  pour laquelle la distance euclidienne au carré est la plus petite<sup>1</sup> (cf. équation A.1c). Cela correspond à identifier un ensemble de sous-canaux pour lequel les conditions de propagation sont les meilleures.

Ensuite l'algorithme est exécuté de manière récursive (cf. équations A.1d à A.1j). A chaque étape  $i$  ( $i \in \{2, \dots, n_T\}$ ), les opérations suivantes sont exécutées :

1. Sélection de la ligne  $k_i$  de  $\mathbf{P}_i$  (cf. équation A.1d),
2. Calcul (pondération linéaire : multiplication vectorielle) de la statistique de décision  $\tilde{x}_{k_i}$  (cf. équation A.1e),
3. Prise de décision ( $\mathcal{Q}(\cdot)$ ) sur le symbole transmis  $\Rightarrow \hat{x}_{k_i}$  (cf. équation A.1f),

---

1.  $\|(\mathbf{P}_1)_j\|^2 = \sum_{k=1}^{n_R} \|\alpha_{j,k}\|^2$  avec  $\mathbf{P}_i = (\alpha_{m,n})_{1 \leq m \leq n_T, 1 \leq n \leq n_R}$ .

4. Calcul de l'interférence correspondant à  $\hat{x}_{k_i}$ <sup>2</sup> et génération du vecteur  $\mathbf{y}_{i+1}$  par soustraction (cf. équation A.1g),
5. Calcul de l'inverse ou de la pseudo-inverse correspondant à  $\mathbf{H}_{k_i}^\dagger$  (cf. équation A.1h) avec  $\mathbf{H}^\dagger$  réduit en mettant à zéro ou en supprimant les lignes d'indice  $k_1$  à  $k_i$ ,
6. Recherche de l'indice ligne  $k_{i+1}$  à traiter (cf. équation A.1i),
7. Incrémentation du compteur  $i$  (cf. équation A.1j).

Les étapes A.1d à A.1f procède à la détection d'un symbole, en l'occurrence  $x_{k_i}$ . Les opérations correspondant aux équations A.1b et A.1h sont les plus critiques de l'algorithme puisqu'elle nécessite le calcul de la pseudo-inverse à chaque étape. Néanmoins, ce calcul est moins complexe à effectuer d'une étape à une autre puisque la matrice est réduite.

Cet algorithme traite un vecteur de signaux reçus et nécessite  $n_T$  étapes avant de terminer ce traitement et de poursuivre en recevant un nouveau vecteur de signaux. Si le canal n'est pas statique durant ce temps, il est nécessaire d'estimer de nouveau les coefficients du canal MIMO.

Dans le cas présenté, l'algorithme de détection est basé sur le critère de forçage à zéro (FZ). D'autres détecteurs peuvent être positionnés tel que celui basé sur le critère de l'erreur quadratique moyenne minimale (EQMM). Dans [105], le calcul de la pseudo-inverse est réalisé en appliquant une décomposition QR de la matrice de canal.

Dans [110], il est montré que le traitement ordonné des symboles à détecter (déterminer  $k_i$ ) améliore les performances du système (e.g. 4 dB). L'ordre de détection est défini par :

$$S \equiv \{k_1, k_2, \dots, k_{n_T}\}, \quad (\text{A.2})$$

qui représente une permutation des entiers  $1, 2, \dots, n_T$ . A chaque étape, le symbole à détecter choisi est celui qui maximise le rapport signal à interférence plus bruit (RSIB) résiduel.

Comme cité précédemment, la caractéristique principale de cet algorithme est représentée par le processus récursif. Ce traitement itératif constitue un atout certain dans le cas où une décision correcte est prise à chaque itération. Cependant, les performances du système peuvent se dégrader dans le cas où des erreurs sur les symboles détectés sont commises puisque celles-ci sont propagées aux itérations suivantes.

---

2.  $(\mathbf{H})_{k_i}$  : sélection de la  $k^{\text{ième}}$  colonne de  $\mathbf{H}$ , soit la sélection des coefficients  $h_{i,j}$  associés à  $x_{k_i}$ .

## Annexe B

# Diversité de transmission dans un contexte CDMA, en boucle ouverte et boucle fermée

Dans un contexte d'accès multiple par répartition de codes (AMRC ou CDMA<sup>1</sup>), cette annexe présente deux techniques de diversité de transmission s'appuyant sur les codes d'étalement. Ces méthodes sont généralisables à un nombre d'antennes quelconque [105]. Pour rappel, la partie 1.4.2 introduit brièvement la technique d'accès CDMA et le formalisme associé.

### B.1 Diversité de transmission en boucle ouverte

Le système sans fil se compose de deux antennes émettrices et une antenne réceptrice. Le même symbole est transmis aux deux antennes. Un code distinct pour chaque branche émettrice étale les symboles usagers et la moitié de la puissance totale transmise (facteur multiplicatif de  $\frac{1}{\sqrt{2}}$ ) est assignée à chacune des branches. Les signaux transmis simultanément sont orthogonaux puisque les deux codes utilisés sont orthogonaux (*Diversité de Transmission Orthogonale* ou DTO). La figure B.1 présente la structure de l'émetteur constitué de deux antennes.




FIGURE B.1 – Structure de l'émetteur constitué de deux antennes émettrices, pour la technique de diversité en boucle ouverte utilisant les codes d'étalement  $s_{k1}$  et  $s_{k2}$ .

Au récepteur (intégrant une antenne), le traitement consiste à multiplier le signal reçu par le conjugué des deux codes utilisés à l'émission (synchronisation temporelle supposée acquise). Nous obtenons deux signaux décorrélés qui sont multipliés respectivement par le conjugué de la valeur estimée du canal, afin de supprimer le déphasage induit par celui-ci. Ces deux signaux sont ensuite additionnés. Le rapport signal à bruit (RSB) instantané du signal reçu, sous condition que les deux sous-canaux composant le canal  $\mathbf{H}_{1 \times 2}$  soient parfaitement dé-corrélés, est donné par :

---

1. Code Division Multiple Access.

$$\text{RSB}_O = \frac{|h_{k1}(t)|^2 + |h_{k2}(t)|^2}{2\sigma_n^2}, \quad (\text{B.1})$$

avec  $h_{ki}(t)$  ( $i = 1, 2$ ), le coefficient complexe d'évanouissement pour le trajet issu de l'antenne  $i$  à l'instant  $t$  pour l'utilisateur  $k$ . Ce schéma constitué de deux antennes émettrices et une antenne réceptrice permet d'atteindre pleinement un gain en diversité de 2, suivant un décodage relativement simple. La généralisation à  $n_T$  antennes émettrices autorise un gain en diversité de  $n_T$ . Cependant, un ensemble de  $n_T$  codes orthogonaux doit être disponible. Ces codes constituent une ressource limitée pour les systèmes CDMA. Cette technique réduit donc de manière défavorable le nombre d'utilisateurs communiquant dans une même cellule [54].

## B.2 Diversité de transmission en boucle fermée

Pour ce procédé, l'information sur le canal est connue au transmetteur. Comparée à la technique précédente, le symbole est d'abord étalé par un seul code (et non pas deux) puis envoyé parallèlement sur les deux lignes de transmission (indice  $i$ ). L'information sur l'état du canal  $\mathbf{H}_{1 \times 2}$  est transmise du récepteur au transmetteur. Chacun des deux signaux est pondéré par un facteur  $w_{ki}(t)$  spécifique dont l'expression est donnée par :

$$w_{ki}(t) = \frac{(h_{ki}(t))^*}{\sqrt{|h_{k1}(t)|^2 + |h_{k2}(t)|^2}}. \quad (\text{B.2})$$

En réception, le signal est désétalé et combiné. Le RSB instantané du signal reçu vaut :

$$\text{RSB}_F = \frac{|h_{k1}(t)|^2 + |h_{k2}(t)|^2}{\sigma_n^2}. \quad (\text{B.3})$$

Comparé à la technique de transmission en boucle ouverte, cette méthode autorise également un gain en diversité de 2 et améliore le RSB de 3 dB par la pondération optimale des deux lignes de transmission, suivant l'état du canal  $\mathbf{H}_{1 \times 2}$ . De plus, quelque soit le nombre d'antennes émettrices, un seul code d'étalement est alloué à un usager. Cependant, ce procédé nécessite un lien de retour, du récepteur à l'émetteur, contraignant en raison de la complexité du circuit nécessaire pour mettre en œuvre ce lien, la perte en capacité du canal et une estimation biaisée possible des informations transmises et décodées à l'émetteur, dégradant en conséquence les performances du système.

Les exemples précédents illustrant les techniques de transmission en boucle ouverte et en boucle fermée sont généralisables à un nombre d'antennes émettrices et réceptrices quelconque. De plus, les systèmes CDMA apportent des avantages propres à ce type d'accès au réseau sans fil (synchronisation temporelle, confidentialité, rejet des interférences, etc...).



## Annexe C

# Codage spatio-temporel en treillis

Cette section présente le codage spatio-temporel en treillis (CSTT), introduit pour la première fois par Tarokh, Seshadri et Calderbank [102]. Ce codage offre un gain de codage, une efficacité spectrale et une amélioration de la diversité dans les canaux à évanouissements plats [105].

### C.1 Encodeur CSTT

Le traitement consiste à encoder un groupe de bits en symboles modulés. Dans un cadre général, posons un système composé de  $n_T$  antennes émettrices avec une modulation  $M$ -MDP (modulation de phase à  $M$  états). A l'instant  $p$ , l'encodeur traite un groupe de  $m = \log_2 M$  bits d'information, dénoté  $\mathbf{c}[p]$  :

$$\mathbf{c}[p] = [c_1[p] \quad c_2[p] \quad \dots \quad c_m[p]] . \quad (\text{C.1})$$

L'encodeur CSTT génère, à partir de la séquence d'entrée binaire  $\mathbf{c}$ , une séquence  $\mathbf{x}$  de symboles  $M$ -PSK, dénommée symbole spatio-temporel dont l'expression est donnée par :

$$\mathbf{x}[p] = [x_1[p] \quad x_2[p] \quad \dots \quad x_{n_T}[p]]^T . \quad (\text{C.2})$$

Les signaux modulés  $x_1[p]$ ,  $x_2[p]$ ,  $\dots$ ,  $x_{n_T}[p]$  sont transmis respectivement et simultanément par les  $n_T$  antennes émettrices.

La figure C.1 présente l'architecture de l'encodeur, composée de registres à décalage, de multiplieurs et d'additionneurs modulo  $M$ . La  $k^{\text{ième}}$  séquence d'entrées binaires  $\mathbf{c}_k = (c_k[0], c_k[1], \dots, c_k[p], \dots)$ , pour  $k = 1, 2, \dots, m$ , est transmise au  $k^{\text{ième}}$  registre à décalage et multipliée par un vecteur de coefficients  $M$ -aire (ou séquence génératrice)  $\mathbf{g}_k$  donnée par :

$$\mathbf{g}_k = [(g_{0,1}^k, \dots, g_{0,n_T}^k) \quad (g_{1,1}^k, \dots, g_{1,n_T}^k) \quad \dots \quad (g_{v_k,1}^k, \dots, g_{v_k,n_T}^k)] , \quad (\text{C.3})$$


avec  $v_k$ , la taille du registre ou ordre de la mémoire pour la  $k^{\text{ième}}$  branche. Les sorties de tous les multiplieurs sont ensuite additionnées modulo  $M$ . La sortie de l'encodeur à l'instant  $p$  pour l'antenne  $i$ , dénotée  $x_i[p]$ , peut être calculée par :

$$x_i[p] = \sum_{k=1}^m \sum_{j=0}^{v_k} g_{j,i}^k c_k[p-j] \bmod M, \quad i = 1, 2, \dots, n_T. \quad (\text{C.4})$$

Ce codage permet d'atteindre une efficacité spectrale de  $m$  bits/s/Hz. L'ordre de la mémoire totale, dénoté  $\nu$ , est donné par :

$$\nu = \sum_{k=1}^m \nu_k. \quad (\text{C.5})$$

La valeur de  $\nu_k$  pour des constellations  $M$ -PSK est déterminée par l'expression suivante :

FIGURE C.1 – Architecture de l'encodeur CSTT pour  $n_T$  antennes émettrices.

$$\nu_k = \left\lfloor \frac{\nu + k + 1}{\log_2(M)} \right\rfloor. \quad (\text{C.6})$$

Le nombre total d'états du codeur en treillis s'élève à  $2^\nu$ . Pour illustrer ce type de codage spatio-temporel, le paragraphe suivant propose un exemple d'encodage pour deux antennes émettrices.

## C.2 Exemple à deux branches émettrices

L'exemple considéré porte sur un système à deux antennes émettrices pour une constellation QPSK ( $M = 4$ ). Les deux séquences génératrices sont données par :

$$\begin{aligned} \mathbf{g}_1 &= [(02), (20)], \\ \mathbf{g}_2 &= [(01), (10)]. \end{aligned} \quad (\text{C.7})$$




FIGURE C.2 – Représentation sous forme de treillis d'un codeur CSTT QPSK à deux antennes.

La figure C.2 présente la structure en treillis du code. A chaque instant, l'encodeur prend  $m = 2$  bits en entrée,  $c_1[p]$  et  $c_2[p]$ . Chaque nœud représente un des quatre états ( $2^m = 4$ ). Pour

chacun d'eux, quatre branches correspondent aux quatre entrées possibles. Chaque branche est identifiée par un label  $c_1c_2/x_1x_2$ , où  $x_1$  et  $x_2$  représentent les deux symboles QPSK transmis simultanément et respectivement par les antennes 1 et 2. Dans la figure C.2, la ligne de labels pour un nœud indique les labels possibles correspondant aux entrées 00, 01, 10, 11. Par exemple, si l'état initial est 3, soit le dernier nœud en bas à gauche, et les entrées sont à 10 alors l'état suivant est 2, soit le label 10/32. Les antennes 1 et 2 transmettent respectivement 3 et 2. Si les entrées sont ensuite 01, l'état initial devient l'état suivant défini précédemment, soit 2. Le label devient 01/21, soit les symboles 2 et 1 à transmettre, et ainsi de suite. Pour la séquence d'entrées (01,00,10,01,11,...), nous obtenons la séquence de sorties (01,10,02,21,13,...), soit les séquences de symboles (0,1,0,2,1,...) et (1,0,2,1,3,...) à transmettre respectivement sur les antennes 1 et 2. Nous constatons que la séquence transmise par l'antenne 2 est une version retardée de celle traitée par l'antenne 1, illustrant ainsi la diversité de transmission dans l'espace et dans le temps apportée par ce système.

### C.3 Décodeur

En réception, l'algorithme de détection emploie l'algorithme de Viterbi [89] pour appliquer le critère du maximum de vraisemblance. En supposant une connaissance du canal et une synchronisation temporelle parfaites, le traitement pour un vecteur de symboles transmis repose sur le calcul des métriques de branches, définies par les distances euclidiennes au carré entre le vecteur des signaux reçus et le vecteur des symboles transmis possible :

$$\sum_{j=1}^{n_R} \left| y_j(t) - \sum_{i=1}^{n_T} h_{j,i}(t) x_i(t) \right|^2. \quad (\text{C.8})$$

L'algorithme de Viterbi détermine la séquence émise en sélectionnant la séquence dont la métrique cumulative est la plus petite.

### C.4 Critères de construction des codes

Les codes spatio-temporels en treillis optimaux pour des modulations  $M$ -PSK, un nombre d'antennes donné et un ordre de mémoire sont construits en appliquant des critères de conception spécifiques et ce, suivant le comportement du canal (e.g. à évanouissements lents ou rapides). Les coefficients de l'encodeur sont déterminés en minimisant la probabilité d'erreur. La régularité géométrique du code n'est pas garantie dans tous les cas [105].

Ce codage peut être couplé à la technologie CDMA (cf. partie 1.4.3) pour l'exploiter dans un cadre multi-usagers.



# Liste des figures

1	Methode d'exploration. . . . .	2
2	Synopsis du plan. . . . .	4
1.1	Schéma général d'un système de transmission sans fil multi-antennes. . . . .	8
1.2	Caractérisation du canal sans fil en fonction de la période d'un symbole et de la largeur de bande du signal transmis, respectivement $T_s$ et $B_s$ . . . . .	9
1.3	Schéma général d'un système de codage spatio-temporel composé de $n_T$ antennes émettrices et de $n_R$ antennes réceptrices. . . . .	13
1.4	Structure du récepteur pour le schéma d'Alamouti composé de deux antennes émettrices et d'une antenne réceptrice. . . . .	17
1.5	Synopsis d'un système de codage spatio-temporel par bloc $(n_T, n_R)$ , prenant en entrée une séquence de $k$ symboles encodée sur $p$ périodes par la matrice $\phi_{k,p,n_T}^c$ dont les éléments de chaque colonne sont transmis en parallèle et simultanément via les $n_T$ antennes. . . . .	19
1.6	Architecture du transmetteur VBLAST. . . . .	23
1.7	Modèle général du système multi-antennes. . . . .	24
1.8	Exemple illustrant l'application de l'algorithme V-BLAST pour un système $3 \times 3$ et un ordre de détection $k = 2, 3$ et $1$ . . . . .	26
1.9	Bloc diagramme d'un système $2 \times 1$ combinant le CSTC et la technologie OFDM. . . . .	36
1.10	Architecture de l'émetteur composé de $n_T$ antennes pour la technologie HSDPA. . . . .	40
1.11	Structure du récepteur HSDPA. . . . .	40
1.12	Structure de l'émetteur (station de base) avec CSTT couplé à la technique d'accès W-CDMA, pour $K$ usagers. . . . .	41
1.13	Structure du récepteur CSTT-WCDMA intégrant un filtre adapté spatio-temporel. . . . .	42
2.1	Structure simplifiée d'un système embarqué sans fil, constitué d'une seule antenne. . . . .	46
2.2	Modèle simplifié d'un terminal sans fil, intégrant un réseau de $n$ antennes ( $n_T = n_R = n$ ). . . . .	46
2.3	Réponse à l'impulsion en <i>temps</i> du filtre de racine de cosinus surélevé, de longueur 48, pour un facteur de suréchantillonnage (FS) de 4 et une quantification en précision infinie. . . . .	50
2.4	Réponse à l'impulsion en <i>fréquences</i> du filtre de racine de cosinus surélevé, de longueur 48, pour $FS = 4$ et une quantification en précision infinie. . . . .	50
2.5	Structure d'un filtre polyphase, issu de la décomposition en 2 phases d'un filtre FIR sur $N$ points. . . . .	51
2.6	Structure d'un filtre adaptatif spatio-temporel, constitué de $n_R \times n_T$ filtres au récepteur. . . . .	52
3.1	Techniques d'accès multiple : FDMA, TDMA et CDMA. . . . .	65
3.2	Représentation simplifiée d'un système CDMA basé sur l'étalement de spectre par séquence directe. . . . .	66
3.3	Représentation de l'étalement de spectre pour la technologie CDMA. . . . .	66
3.4	Structure des canaux DPDCH/DPCCH sur la voie montante, définie pour la norme UMTS [55]. . . . .	68

3.5	Structure des canaux DPDCH/DPCCH sur la voie descendante, définie pour la norme UMTS [55]. . . . .	69
3.6	Structure de l'émetteur (étape d'étalement suivie du module de filtrage de RCS) pour la <i>voie montante</i> , spécifiée pour la couche physique de l'UTRA, en mode FDD [109]. . . . .	70
3.7	Structure de l'émetteur (étape d'étalement suivie du module de filtrage de RCS) pour la <i>voie descendante</i> , spécifiée pour la couche physique de l'UTRA, en mode FDD [109]. . . . .	71
3.8	Exemple de réponse indicielle du canal sans fil, avec quatre trajets et un décalage Doppler maximum fixé à 50 Hz. . . . .	72
3.9	Principe d'antennes virtuelles à l'émission : décomposition du système SISO large bande caractérisé par de multiples parcours du signal transmis, en un système MISO à bande étroite. . . . .	73
3.10	Diagramme fonctionnel général du récepteur W-CDMA point à point. . . . .	73
3.11	Diagramme fonctionnel du récepteur W-CDMA point à point implanté. . . . .	75
3.12	Schéma fonctionnel du module de recherche des trajets, intégrant l'opérateur Teager-Kaiser (TK). . . . .	75
3.13	Profil de puissance en délai pour différents RSB pour un canal sans fil sélectif en fréquences caractérisé par $f_d = 7,36$ Hz (3 km/h) et quatre trajets. . . . .	78
3.14	Diagramme fonctionnel d'un <i>finger</i> intégrant trois boucles d'asservissement en temps (DLL), effectuant une synchronisation fine, le calcul de l'estimé du coefficient complexe du canal $\tilde{h}_{l_i}$ pour le trajet $l_i$ et la génération des statistiques des différents symboles, transmis par les multiples canaux. . . . .	79
3.15	Structure détaillée des DLLs pour les voies en retard et en avance, avec en entrée le signal $y_{4,i}$ pour $i = 1$ (voie en retard) et $i = 3$ (voie en avance). . . . .	79
3.16	Structure détaillée de la DLL synchrone, avec génération de l'estimé du coefficient du canal $\tilde{h}_{l_i}$ , pour le trajet $l_i$ . . . . .	80
3.17	TEB expérimental pour le système SISO-WCDMA, intégrant la technique de combinaison à gain maximal (CGM) pour le décodage de 1, 2 et 3 trajets; dans un canal de Rayleigh simulant 4 trajets et $f_d = 7,36$ Hz. . . . .	80
3.18	TEB pour le système SISO-WCDMA suivant la taille des échantillons (6, 7, 8 et 10 bits) dans un canal gaussien. . . . .	81
3.19	Secteurs représentant la complexité du récepteur SISO-WCDMA. . . . .	84
3.20	Réponse impulsionnelle du filtre de RCS implanté, de longueur 32 et FS fixé à 4. . . . .	85
3.21	Architecture initiale du filtre de RCS effectuant le filtrage des deux voies (en phase et en quadrature) en parallèle. . . . .	86
3.22	Structure optimisée du filtre de RCS procédant au filtrage des deux voies (en phase et en quadrature) en parallèle. . . . .	87
3.23	Addition des produits partiels sous forme d'arbre, pour le filtrage de RCS. . . . .	87
3.24	Architecture interne d'une unité de calcul $UT_i$ pour $i = 2, 4, 6$ du filtre de RCS, constituée de deux MACs en parallèle, pour le traitement des voies en phase et en quadrature. . . . .	88
3.25	Architecture interne d'une unité de calcul $UT_i$ pour $i = 1, 3, 5, 7$ du filtre de RCS, constituée de deux MACs en parallèle, pour le traitement des voies en phase et en quadrature. . . . .	89
3.26	Représentation des coefficients du filtre de RCS (de longueur 32), avec décomposition en 7 sous-ensembles. . . . .	90
3.27	Représentation du gain en surface ( $mm^2$ ) et en consommation dynamique (mW) des multiplieurs, pour la technologie 130 nm. En rouge sont indiquées les performances du multiplieur d'origine (8 par 10 bits). En abscisse, les indices de 1 à 7 identifient l' $UT$ au sein duquel est intégré le multiplieur 8 par $x$ bits, avec $x = 4, 5, 8, 6, 6, 5, 3$ . . . . .	92

3.28	Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC de la troisième version du filtre suivant la taille des échantillons (6, 8, 10 et 12 bits).	93
3.29	Structure de l'UMC, constituée d'additionneurs et de soustracteurs avec $G$ bits de garde ( $G = \log_2(FE)$ , $FE$ étant le facteur d'étalement).	95
3.30	Architecture initiale du module de recherche des multiples trajets pour un lien point à point.	98
3.31	Représentation sous forme d'arbre binaire de l'addition des produits partiels, issus des différentes unités UMC, au sein du module RMT.	100
3.32	Représentation de la structure interne de l'unité procédant au calcul d'un point du PPD, au sein du module RMT.	101
3.33	Représentation de la structure interne du multiplexeur, au sein de l'unité calculant un point du PPD.	102
3.34	Représentation de la structure interne de l'unité procédant au calcul du seuil et à la détection d'un trajet.	102
3.35	Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module RMT (version 1) suivant la taille des échantillons (6, 8, 10 et 12 bits).	103
3.36	Seconde architecture du module de recherche des multiples trajets.	104
3.37	Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module RMT (version 2) suivant la taille des échantillons (6, 8, 10 et 12 bits).	105
3.38	Architecture du rake multi-fonctions (synchronisation fine, estimation des coefficients complexes d'évanouissement, désétalement).	107
3.39	Architecture interne de l'unité UF procédant à l'identification de la voie d'échantillons la plus pertinente (synchronisation fine).	108
3.40	Architecture du rake multi-fonctions (estimation du canal sans fil sur un symbole pilote) pour $L = 4$ trajets et $N_k = 2$ canaux (fréquence d'horloge fixée à 92,16 MHz).	108
3.41	Représentation des performances (surface, consommation énergétique, chemin critique) pour un circuit ASIC du module rake suivant la taille des échantillons (6, 8, 10 et 12 bits).	110
3.42	Exemple de sélection de 5 codes OVFSF (matrice d'Hadamard) : 1 code pour le canal DPCCCH et 4 codes pour les 4 canaux DPDCH ( $FE = 8$ ), alloués à un usager.	112
3.43	Représentation de l'impact matériel sur le circuit rake multifonctions (cf. figure 3.38), de la minimisation des opérations, pour le désétalement de deux codes orthogonaux.	113
3.44	Diagramme général de l'émetteur MIMO-WCDMA.	116
3.45	Représentation sous forme d'arbre, de l'allocation des codes OVFSF, suivant le facteur d'étalement ( $FE$ ), pour la technologie HSDPA.	117
3.46	Exemple d'évanouissements pour un canal sans fil MIMO, avec $n_T = n_R = 2$ , quatre trajets principaux pour chaque sous-canal et un décalage Doppler maximum fixé à 50 Hz.	119
3.47	Secteurs représentant la complexité du récepteur DIDO-WCDMA.	121
3.48	TEB expérimental pour le système DIDO-WCDMA, intégrant la technique de combinaison à gain maximal (CGM) pour le décodage de 1, 2 et 3 trajets; dans un canal de Rayleigh simulant 4 trajets par sous-canal et $f_d = 7,36$ Hz.	123
3.49	Structure générale du transmetteur HSDPA.	124
3.50	Profil de puissance en délai pour chacun des quatre sous-canaux composant le canal DIDO sans fil sélectif en fréquences, caractérisé par un RSB fixé à 10 dB, $f_d = 7,36$ Hz (3 km/h) et quatre trajets.	125
3.51	Architecture du module RMT spatio-temporel (système $2 \times 2$ ) comportant autant de circuits RMT que de sous-canaux.	126

3.52	Architecture du module RMT spatio-temporel (système $2 \times 2$ ) comportant une seule unité RMT dont l'utilisation est multiplexée dans le temps. . . . .	126
3.53	Architecture du module RMT spatio-temporel (système $2 \times 2$ ) intégrant une seule unité RMT chargée de sonder un seul sous-canal ( $h_{1,1}$ ), basée sur l'hypothèse raisonnable de retards identiques d'un sous-canal à un autre. . . . .	127
3.54	Architecture du module RMT spatio-temporel (système $2 \times 2$ ) intégrant une seule unité RMT chargée de sonder un seul sous-canal ( $h_{i,j}$ ), choisi en fonction du nombre de trajets détectés. . . . .	127
3.55	Architecture du rake spatio-temporel générant les coefficients du canal DIDO et les multiples signaux suite au désétalement. . . . .	128
3.56	Methode d'exploration. . . . .	130
3.57	Cliché représentant la plate-forme de prototypage composée d'un module RF (réseau d'antennes), de cartes d'acquisition et d'une carte SignalMaster Quad C6713 (Lyrtech). . . . .	131
3.58	Représentation du programme de configuration du récepteur sous Simulink, intégrant le circuit développé (bloc IP). . . . .	132
3.59	Schéma de configuration de la plate-forme de test. . . . .	133
3.60	Profil de puissance en délai du signal transmis dans le canal sans fil déterminé par le circuit de recherche des multiples trajets [95]. . . . .	134
4.1	Structure générale d'un réseau d'UMC programmable constitué d'unités UMC, de générateurs de codes et d'unités de mémorisation. . . . .	140
4.2	Exemple d'intégration du réseau d'UMC programmable au sein d'un récepteur MIMO-WCDMA. . . . .	141
4.3	Illustration de l'utilisation des ressources du réseau d'UMC programmable, configuré pour exécuter un système HSUPA avec $n_T = n_R = 4$ . . . . .	142
4.4	Allocation adaptative de la précision de calcul par couche pour un récepteur multi-points, avec une précision maximale de $N$ bits et un pas de codage inter-couche de $p$ bits. . . . .	144
4.5	Architecture d'un récepteur à deux antennes avec allocation adaptative de la virgule fixe par aiguillage dynamique (commandé par un contrôleur global) des deux signaux d'entrée vers les deux $UT$ s dont les formats sont fixes et différents. . . . .	145
4.6	Architecture d'un récepteur à deux antennes avec allocation adaptative de la virgule fixe par modification dynamique des formats des $UT$ s. . . . .	146
4.7	Représentation d'un récepteur multi-antennes (trois antennes réceptrices) sous forme d'un diagramme d'états. . . . .	150
B.1	Structure de l'émetteur constitué de deux antennes émettrices, pour la technique de diversité en boucle ouverte utilisant les codes d'étalement $s_{k1}$ et $s_{k2}$ . . . . .	157
C.1	Architecture de l'encodeur CSTT pour $n_T$ antennes émettrices. . . . .	160
C.2	Représentation sous forme de treillis d'un codeur CSTT QPSK à deux antennes. . . . .	160



# Liste des tableaux

1.1	Complexité en nombre d'opérations complexes (multiplications et additions/soustractions) nécessaires pour générer les statistiques de décision de $k$ symboles complexes transmis en $p$ périodes, et ce pour différentes configurations du CSTB $n_T \times n_R$ [100]. . .	21
1.2	Spécification du système selon les paramètres $D_{symb/b}$ , $M$ , $B$ , respectivement le débit de symboles par branche émettrice, la modulation et la bande passante allouée.	21
1.3	Caractéristiques du système $n_T \times n_R$ en termes de débit effectif ( $D_e$ ) et de capacité ( $C$ ), appliquant différents CSTB [100] ( $k = 2, 6, 70, 12870$ ). . . . .	22
1.4	Caractéristiques du système $n_T \times n_R$ en termes de débit utile ( $D_u$ ) et de débit binaire ( $D_b$ ), appliquant différents CSTB [100] ( $k = 2, 6, 70, 12870$ ). . . . .	22
1.5	Complexité ( $\Delta$ ) en nombre d'opérations complexes par seconde (ops/s) pour différentes configurations du CSTB $n_T \times n_R$ [100] ( $k = 2, 6, 70, 12870$ ). . . . .	22
1.6	Expression de la complexité en nombre d'opérations complexes nécessaires pour générer les statistiques de décision du vecteur de symboles complexes transmis, et ce pour différents schémas de détection $n_T \times n_R$ , avec $k$ et $p$ , les paramètres caractérisant le CSTB; et $A = n_R N_f$ où $N_f$ représente la longueur du filtre et $P$ , l'ordre de projection pour le filtre APA. . . . .	30
1.7	Caractéristiques des systèmes $2 \times 2$ et $4 \times 4$ , pour différentes techniques multi-antennes : CSTB (cf. partie 1.2.3) et K représentant différents algorithmes de détection (LMS, RLS, etc.). Les paramètres $D_u$ , $C$ et $D_b$ sont donnés respectivement en Msymb/s, b/s/Hz et en Mb/s. . . . .	31
1.8	Caractéristiques des systèmes $8 \times 8$ et $16 \times 16$ , pour différentes techniques multi-antennes : CSTB (cf. partie 1.2.3) et K représentant différents algorithmes de détection (LMS, RLS, etc.). Les paramètres $D_u$ , $C$ et $D_b$ sont donnés respectivement en Msymb/s, b/s/Hz et en Mb/s. . . . .	31
1.9	Complexité ( $\Delta$ ) en nombre d'opérations complexes par seconde (Gops/s) pour différents schémas de détection et différentes configurations du système $n_T \times n_R$ . . . .	32
3.1	Caractéristiques d'utilisation des deux types de code pour l'UMTS. . . . .	68
3.2	Caractéristiques des multiples trajets modélisant le canal de Rayleigh, pour la simulation du système SISO W-CDMA. . . . .	80
3.3	Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de la première version du filtre de RCS (cf. figure 3.21). . . . .	90
3.4	Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de la seconde version du filtre de RCS (cf. figure 3.22). . . . .	91
3.5	Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de la troisième version du filtre de RCS. . . . .	91
3.6	Résultats d'implantation en termes de surface (combinatoire/non-combinatoire), de vitesse et de puissance consommée, des différentes versions du filtre pour la bibliothèque fondeur CMOS 130 nanomètres de STMicroelectronics. . . . .	91
3.7	Table de vérité de la multiplication complexe d'un élément du code $c$ par l'échantillon $x$ . . . . .	94

3.8	Résultats d'implantation au sein du FPGA V6000 (Xilinx) du circuit UMC (cf. figure 3.29).	97
3.9	Résultats d'implantation, au sein du FPGA V6000 (Xilinx) de l'architecture initiale du module RMT (cf. figure 3.30).	103
3.10	Résultats d'implantation au sein du FPGA V6000 (Xilinx) de la seconde architecture du module RMT (cf. figure 3.36).	105
3.11	Résultats d'implantation, au sein du FPGA V6000 (Xilinx) du circuit rake multi-fonctions (cf. figure 3.40).	109
3.12	Résultats d'implantation, au sein du FPGA V6000 (Xilinx), du système WCDMA point à point intégrant la troisième version du filtre RCS et l'architecture initiale du module RMT.	114
3.13	Résultats d'implantation, au sein du FPGA V6000 (Xilinx), du système WCDMA point à point intégrant la troisième version du filtre RCS et la seconde architecture du module RMT.	114
3.14	Résultats de synthèse du système SISO WCDMA (intégrant la troisième version du filtre RCS et la seconde architecture du module RMT), pour la technologie CMOS 130 nm de STMicroelectronics.	114
3.15	Tableau de valeurs des coefficients complexes, pour chaque sous-canal et chacun des quatre trajets, composant le canal de Rayleigh MIMO ( $n_T = n_R = 2$ ).	122
3.16	Résultats d'implantation, au sein du FPGA V6000 (Xilinx), du récepteur DIDO-WCDMA intégrant la troisième version du filtre RCS et une seule instance du module RMT (seconde version).	128
3.17	Résultats de synthèse du système SISO WCDMA (intégrant la troisième version du filtre RCS et la seconde architecture du module RMT), pour la technologie CMOS 130 nm de STMicroelectronics.	129
3.18	Résultats d'implantation du système minimal SISO-WCDMA au sein du FPGA V6000, intégré à la carte d'acquisition SM-VHS-ADC (Lyrtech).	133
3.19	Spécifications du contexte de communication pour le système SISO-WCDMA intégré au sein des plates-formes de prototypage rapide <i>Lyrtech</i> .	133
4.1	Nombre d'UMC nécessaires pour la mise en œuvre d'un système MIMO-WCDMA suivant les fonctions considérées (émetteur, MRT, etc.) et la taille du réseau d'antennes ( $n_T \times n_R$ ).	141
4.2	Tableau comparatif entre les caractéristiques d'un algorithme adaptatif et celles d'une architecture adaptative.	151





# Glossaire

AGV	Amplificateur à Gain Variable
AMC	Adaptative Modulation and Coding
AMRC	Accès Multiple par Répartition de Codes
APA	Algorithme de Projection Affine
ASI	Annulation Successive d'Interférences
ASIC	<i>Application Specific Integrated Circuit</i>
ASIP	<i>Application Specific Instruction set Processors</i>
BBGA	Bruit Blanc Gaussien Additif
CDMA	<i>Code Division Multiple Access</i>
CGM	Combinaison à Gain maximal
CLB	<i>Configurable Logic Block</i>
CMOS	<i>Complementary Metal Oxide Semi-conductor</i>
CPICH	<i>Common Pilot CHannel</i>
CST	Code/Codage Spatio-Temporel
CSTB	CST en Bloc
CSTC	CST par Couche
CSTT	CST en Treillis
DAB	<i>Digital Audio Broadcasting</i>
DLL	<i>Delay Looked Loop</i>
DPDCH	<i>Dedicated Physical Data CHannel</i>
DPCCH	<i>Dedicated Physical Control CHannel</i>
DVB	<i>Digital Video Broadcasting</i>
DVS	Décomposition en Valeurs Singulières
DS	Décodage Sphérique
DSP	<i>Digital Signal Processor</i>
DSS	<i>Direct Sequence Spreading</i>

EDGE	<i>Enhanced Data Rate for GSM Evolution</i>
EQMM	Erreur Quadratique Moyenne Minimale
EST	Etalement Spatio-temporel
FDD	<i>Frequency Division Duplex</i>
FDMA	<i>Frequency Division Multiple Access</i>
FHS	<i>Frequency-Hopped Spreading</i>
FHT	<i>Fast Hadamard Transformer</i>
FIFO	<i>First In First Out</i>
FPGA	<i>Field Programmable Gate Array</i>
FZ	Forçage à Zéro
GPRS	<i>General Packet Radio Service</i>
GSM	<i>Global System for Mobile Communication</i>
HSDPA	<i>High Speed Downlink Packet Access</i>
HSUPA	<i>High Speed Uplink Packet Access</i>
IAM	Interférence d'Accès Multiple
IES	Interférence Entre Symboles
IP	<i>Intellectual Property</i>
LDPC	<i>Low-density Parity-Check</i>
LMS	<i>Least Mean Square</i>
LUT	<i>Look-Up Table</i>
MC-CDMA	<i>Multi-Carrier CDMA</i>
MIMO	<i>Multiple Input Multiple Output</i>
MISO	<i>Multiple Input Single Output</i>
MV	Maximum de Vraisemblance
NLMS	<i>Normalized LMS</i>
NLMS-OCF	<i>NLMS-Orthogonal Correction Factors</i>
OFDM	<i>Orthogonal Frequency Division Multiplexing</i>
PDC	<i>Personal Digital Cellular</i>
PPD	Profil de Puissance en Délai
PTS	Processeur de Traitement du Signal
QoS	<i>Quality Of Service</i>
RIF	Réponse Impulsionnelle Finie
RMT	Recherche des Multiples Trajets
RSB	Rapport Signal à Bruit
RSIB	Rapport Signal à Interférence plus Bruit
RLS	<i>Recursive Least-Squares</i>

---

SDMA	<i>Space Division Multiple Access</i>
SIMO	<i>Single Input Multiple Output</i>
SISO	<i>Single Input Single Output</i>
SoC	<i>System On Chip</i>
SDR	<i>Software Defined Radio</i>
T3G	Télécommunications de troisième Génération
T4G	Télécommunications de quatrième Génération
TDD	<i>Time Division Duplex</i>
TDMA	<i>Time Division Multiple Access</i>
TEB	Taux d'Erreur Binaire
TFD	Transformée de Fourier Discrète
TFDI	Transformée de Fourier Discrète Inverse
TTA	<i>Transport Triggered Architecture</i>
3GPP	<i>Third Generation Partnershipt Project</i>
UMTS	<i>Universal Mobile Telecommunications System</i>
UTRAN	<i>UMTS Terrestrial Radio Access Network</i>
VBLAST	<i>Vertical Bell Laboratories Layered Space-Time</i>
VLSI	<i>Very Large Scale Integration</i>
VLST	<i>Vertical Layered Space-Time</i>
W-CDMA	<i>Wideband-CDMA</i>
WLAN	<i>Wireless Local Area Network</i>





# Notations

$x$	scalaire $\mathbf{x}$
$\mathbf{x}$	vecteur $\mathbf{x}$
$\mathbf{X}$	matrice $\mathbf{X}$
$(\cdot)^*$	complexe conjugué
$(\cdot)^T$	transposé
$(\cdot)^H$	transposé conjugué
$\Re\{\cdot\}, \Im\{\cdot\}$	parties réelle et imaginaire
$\tilde{x}$	statistique de décision sur $\mathbf{x}$
$\tilde{x}$	décision sur $\mathbf{x}$
$\Psi$	complexité en nombre d'opérations
$\Phi$	matrice représentant un code spatio-temporel en bloc
$E[\cdot]$	espérance
$\mathcal{Q}(\cdot)$	processus de quantification
$\mathbf{R}_{\mathbf{x}}$	matrice de covariance de $\mathbf{x}$
$n_T$	nombre d'antennes émettrices
$n_R$	nombre d'antennes réceptrices
$h_{i,j}$	fonction de transfert entre l'antenne émettrice $j$ et l'antenne réceptrice $i$
$\mathbf{H}$	matrice représentant le canal MIMO
$T_s$	période symbole
$\wp(\cdot)$	ordre de complexité d'un algorithme



# Bibliographie

- [1] E. Adjoudani, A. Beck, A. Burg, G. Djuknic, T. Gvoth, D. Haessig, S. Manji, M. Milbrodt, M. Rupp, D. Samardzija, A. B. Siegel, T. Sizer II, C. Tran, S. Walker, S.A. Wilkus, and P. Wolniansky. Prototype Experience for MIMO BLAST over Third-Generation Wireless System. *IEEE Journal on Selected Areas in Communications*, 21(3) :440–451, April 2003.
- [2] S.M. Alamouti. A simple diversity for wireless communications. *IEEE Journal on Selected Areas in Communications*, 16(8) :1451–1458, October 1998.
- [3] B. D. Andreev, E. L. Titlebaum, and E. G. Friedman. Orthogonal code generator for 3G wireless transceivers. In *Proceedings of the 13th ACM Great Lakes symposium on VLSI*, pages 229–232, April 2003.
- [4] S.K. Bahl. Design and prototyping a Fast Hadamard Transformer for WCDMA. In *IEEE International Workshop on Rapid Systems Prototyping*, pages 134–140, June 2003.
- [5] E. Batut and M. Arndt. Low complexity channel estimation for the WB-CDMA terminal. In *IEEE Vehicular Technology Conference*, volume 1, pages 404–408, 2001.
- [6] O. Berder. *Optimisation et stratégies d'allocation de puissance des systèmes de transmission multi-antennes*. PhD thesis, Université de Bretagne Occidentale, Décembre 2002.
- [7] I. Berenguer, M. Palazzi, O. Bastidas-Garcia, L. Bonizec, and Y. Rasse. Efficient VLSI design of a pulse shaping filter and DAC interface for W-CDMA transmission. In *IEEE International Systems-on-Chip Conference*, pages 373– 376, 2003.
- [8] M. Bickerstaff, L. Davis, C. Thomas, D. Garrett, and C. Nicol. A 24 Mb/s radix-4 logMAP turbo decoder for 3GPP-HSDPA mobile wireless. In *IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers*, February 2003.
- [9] L. Bélanger, S. Roy, T. Saïdi, and O. Sentieys. Prototyping a MIMO W-CDMA system using a system-level approach. In *Global Signal Processing and conference*, Santa-Clara, USA, September 2004.
- [10] A. Burg, E. Beck, M. Rupp, D. Perels, N. Felber, and W. Fichtner. FPGA implementation of a MIMO Receiver Front-End for UMTS. In *Zürich Seminar*, Zürich, February 2002.
- [11] A. Burg, M. Borgmann, M. Wenk, M. Zellweger, W. Fichtner, and H. Bolcskei. VLSI implementation of MIMO detection using the sphere decoding algorithm. *IEEE Journal of Solid-State Circuits*, 40(7) :1566– 1577, July 2005.
- [12] A. Burg, B. Haller, M. Guillaud, M. Rupp, E. Beck, and L. Mailaender. A Rapid Prototyping Methodology for Algorithm Development in Wireless Communications. In *Design, Automation and Test in Europe DATE'01*, Munich, March 2001.
- [13] A. Burg, M. Rupp, D. Perels, S. Haene, N. Felber, and W. Fichtner. Performance of MIMO-extended UMTS-FDD downlink comparing space-time RAKE and linear equalizer. *IEEE Vehicular Technology Conference*, 1 :473–477, October 2003.
- [14] A. Burg, M. Wenk, M. Zellweger, M. Wegmueller, N. Felber, and W. Fichtner. Vlsi implementation of the sphere decoding algorithm. In *IEEE Proceedings on Solid-State Circuits Conference, ESSCIRC 2004*, pages 303– 306, Sept. 2004.
- [15] P. Burns. *Software Defined Radio for 3G*. Artech House, 2003.

- [16] P. Murphy C. Dick and P. Frantz. An FPGA Implementation Of Alamouti's Transmit Diversity Technique. In *University of Texas WNCG Wireless Networking Symposium*, Austin, TX, October 2003.
- [17] C. Caini, H. Castellan, G.E. Corazza, and A. Vanelli-Coralli. Initial Synchronization Procedure in S-UMTS Networks For Multimedia Broadcast Multicast Services. In *IEEE Proceedings on Personal, Indoor and Mobile Radio Communications*, volume 1, pages 295–299, Sept. 2002.
- [18] L.Jr. Cimini. Analysis and Simulation of a Digital Mobile Channel Using Orthogonal Frequency Division Multiplexing. *IEEE Transactions on Communications*, 33(7) :665– 675, July 1985.
- [19] L. Collin. *Optimisation de systèmes multi-antennes basée sur la distance minimale*. PhD thesis, Université de Bretagne Occidentale, Décembre 2001.
- [20] Comlab. Quad Dual Band RF Transceiver, User's Manual. Technical report.
- [21] O. Damen, A. Chkeif, and J. Belfiore. Lattice code decoder for space-time codes. *IEEE Communications Letters*, 4(5) :161–163, May 2000.
- [22] A. de Baynast, P. Radosavljevic, and J.R. Cavallaro. Chip-level LMMSE equalization for downlink MIMO CDMA in fast fading environments. In *Global Telecommunications Conference*.
- [23] Gregory D. Durgin. *Space-Time Wireless Channels*. Prentice Hall PTR, 2003.
- [24] E.G. Larsson and P. Stoica. *Space-Time Block Coding for Wireless Communications*. Cambridge University Press, 2003.
- [25] H. Elders-Boll. Simplified interference-based threshold rule for delay selection in DS-CDMA systems. In *IEEE Proceedings on Personal, Indoor and Mobile Radio Communications, PIMRC 2000*, volume 1, pages 77–81, 2000.
- [26] K. Fazel and S. Kaiser. *Multi-Carrier and Spread Spectrum Systems*. John Wiley & Sons, 2003.
- [27] J.R. Fonollosa, M. Heikkilä, K. Majonen, X. Mestre, A. Pagès, E. Tirola, A. Wiesel, and J. Ylitalo. Implementation of relevant algorithms. Rapport technique IST-2000-30148 I-METRA D3.2,v1.0, 2002.
- [28] G.J. Foschini. Layered Space-Time Architecture for Wireless Communication in a Fading Environment When Using Multiple Antennas. *Bell Labs Technical Journal*, 1(2) :41–59, Autumn 1996.
- [29] G.J. Foschini and M.J. Gans. On limits of wireless communications in a fading environment when using multiple antennas. *Wireless Personal Communications*, 6(3) :311–335, march 1998.
- [30] C. D. Frank, E. Visotsky, and U. Madhow. Adaptive Interference Suppression for the Downlink of a Direct Sequence CDMA System with Long Spreading Sequences. *The Journal of VLSI Signal Processing*, 30(1-3) :273–291, January 2002.
- [31] J.F. Frigon, A.M. Eltawil, E. Grayver, A. Tarighat, and H. Zou. Design and Implementation of a Baseband WCDMA Dual-Antenna Mobile Terminal. *IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applications*, 54(3) :518–529, March 2007.
- [32] H.E. Gamal and A.R. Hammons. A new approach to layered space-time coding and signal processing. *IEEE Transactions on Information Theory*, 47(6) :2321–2334, September 2001.
- [33] D. Garrett, G.K. Woodward, L. Davis, and C. Nicol. A 28.8 Mb/s  $4 \times 4$  MIMO 3G CDMA receiver for frequency selective channels. *IEEE Journal of Solid-State Circuits*, 40(1) :320–330, 2005.
- [34] D.C. Garrett, L.M. Davis, and G.K. Woodward. 19.2 Mbit/s  $4 \times 4$  BLAST/MIMO detector with soft ML outputs. *Electronics Letters*, 39(2) :233–235, Jan. 2003.

- [35] D. Gesbert, M. Shafi, D. Shiu, P.J. Smith, and A. Naguib. From Theory to Practice : An Overview of MIMO Space-Time Coded Wireless Systems. *IEEE Journal on Selected Areas in Communications*, 21(3) :281–302, April 2003.
- [36] S.G. Glisic. *Adaptive WCDMA : theory and practice*. John Wiley & Sons, 2003.
- [37] J. Glossner, D. Iancu, J. Lu, E. Hokenek, and M. Moudgill. A software-defined communications baseband design. *IEEE Communications Magazine*, 41(1) :120–128, Jan. 2003.
- [38] G. D. Golden, G. J. Foschini, R. A. Valenzuela, and P. W. Wolniansky. Detection Algorithm and Initial Laboratory Results using the V-BLAST Space-Time Communication Architecture. *Electronics Letters*, 35(1) :14–15, Jan. 7 1999.
- [39] G.H. Golub and C.F. Van Loan. *Matrix computations*. Johns Hopkins University Press, 1983.
- [40] E. Grayver, J.-F. Frigon, A.M. Eltawil, A. Tarighat, K. Shoarinejad, A. Abbasfar, D. Cabric, and B. Daneshrad. Design and VLSI implementation for a WCDMA multipath searcher. *IEEE Transactions on Vehicular Technology*, 54(3) :889–902, May 2005.
- [41] J. B. Groe and L. E. Larson. *CDMA Mobile Radio Design*. Artech House, 2000.
- [42] M. Guillaud, A. Burg, L. Mailaender, B. Haller, M. Rupp, and E. Beck. From Basic Concept to Real-Time Implementation : Prototyping WCDMA Downlink Receiver Algorithms - A Case Study. In *Asilomar Conference*, Pacific Groove, CA, October 2000.
- [43] Y. Guo, G. Xu, D. McCain, and J.R. Cavallaro. Rapid scheduling of efficient VLSI architectures for next-generation HSDPA wireless system using Precision C synthesizer. In *IEEE International Workshop on Rapid Systems Prototyping*, pages 179– 185, June 2003.
- [44] R. Hamila, E.S. Lohan, and M. Renfors. Subchip multipath delay estimation for downlink WCDMA system based on Teager-Kaiser operator. *IEEE Communications Letters*, 7(1) :1–3, Jan. 2003.
- [45] K. Han, B.L. Evans, and E.E. Swartzlander. Low-Power Multipliers with Data Wordlength Reduction. In *Asilomar Conference*, Pacific Groove, CA, October 2005.
- [46] Hanzo, L. and Yang, L.-L. and Kuan, E.-L. and K. Yen. *Single and Multicarrier DS-CDMA*. West Sussex, England : John Wiley and Sons, 2003.
- [47] H. Harada and R. Prasad. *Simulation and Software Radio for Mobile Communications*. Artech House, 2002.
- [48] L. Harju, M. Kuulusa, and J. Nurmi. A flexible RAKE receiver architecture for WCDMA mobile terminals. Taiwan, China, March 2001.
- [49] L. Harju, M. Kuulusa, and J. Nurmi. Flexible Implementation of a WCDMA Rake Receiver. *The Journal of VLSI Signal Processing, Springer Netherlands*, 39(1-2) :147–160, January 2005.
- [50] B. Hassibi. An efficient square-root algorithm for BLAST. In *IEEE International Conference on Acoustics, Speech, and Signal Processing Proc.*, Istambul, Turkey, June 2000.
- [51] S. Haykin. *Adaptive filter theory*. 3rd ed. Prentice-Hall, 1996.
- [52] G. He and Z. Zhou. A Novel Approach for MIMO Adaptive Equalization Based on Affine Projection Algorithm. In *International Conference on Communications and Networking in China*, Beijing, China, October 2006.
- [53] S. Häene, D. Perels, D. S. Baum, M. Borgmann, A. Burg, N. Felber, W. Fichtner, and H. Bölcskei. Implementation aspects of a real-time multi-terminal MIMO-OFDM testbed. In *IEEE Radio and Wireless Conference (RAWCON)*, September 2004.
- [54] B. Hochwald, T.L. Marzetta, and C.B. Papadias. A transmitter diversity scheme for wide-band CDMA systems based on space-time spreading. *IEEE Journal on Selected Areas in Communications*, 19(1) :48–60, January 2001.
- [55] H. Holma and A. Toskala. *WCDMA for UMTS*. Wiley, 2001.

- [56] H. Holma and A. Toskala. *WCDMA for UMTS, second edition*. Wiley, 2004.
- [57] K. Hooli, M. Juntti, and M. Latva-Aho. Inter-path interference suppression in WCDMA systems with low spreading factors. In *IEEE Vehicular Technology Conference*, volume 1, pages 421–425, 1994.
- [58] HSDPA-Standard. Physical Layer Aspects of UTRA High Speed Downlink Packet Access. TR25.848 V4.0.0, 3GPP, March 2001.
- [59] M. Juntti, M. Vehkaperä, J. Leinonen, V. Zexian, D. Tujkovic, S. Tsumura, and S. Hara. MIMO MC-CDMA communications for future cellular systems. *IEEE Communications Magazine*, 43(2) :118–124, Feb. 2005.
- [60] J.F. Kaiser. On a simple algorithm to calculate the ‘energy’ of a signal. In *1990 International Conference on Acoustics, Speech, and Signal Processing*, volume 1, pages 381–384, 1990.
- [61] Z. Khan, T. Arslan, J.S. Thompson, and A.T. Erdogan. Analysis and Implementation of Multiple-Input, Multiple-Output VBLAST Receiver From Area and Power Efficiency Perspective. *IEEE Journal on Very Large Scale Integration (VLSI) Systems*, 14(11) :1281–1286, 2006.
- [62] Z. Khan, T. Arslan, J.S. Thompson, and A.T. Erdogan. Enhanced Dual Strategy based VLSI Architecture for Computing Pseudo Inverse of Channel Matrix in a MIMO Wireless System. In *IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2006)*, Karlsruhe, Germany, March 2-3 2006.
- [63] I. Krikidis. *Approche multicouches pour la reconfigurabilité de systèmes de communications de 3ème génération*. PhD thesis, ENST Paris, Novembre 2005.
- [64] I. Krikidis, J.L. Danger, and L. Naviner. An iterative reconfigurability approach for WCDMA high-data-rate communications. *IEEE Wireless Communications*, 13(3) :8–14, June 2006.
- [65] V. Kuhn. *Wireless Communications over MIMO Channels : Application to CDMA and Multiple Antenna Systems*. John Wiley & Sons, 2006.
- [66] I. LaRoche. Réalisation d’un récepteur MIMO multiusager à traitement multi-couches spatio-temporel. Master’s thesis, Université Laval, Octobre 2006.
- [67] J. S. Lee and L. E. Miller. *CDMA Systems Engineering Handbook*. Norwood, MA : Artech House, 1998.
- [68] C. Li and X. Wang. Performance comparisons of mimo techniques with application to wcdma systems. *EURASIP Journal on Applied Signal Processing*, 5 :649–661, 2004.
- [69] S.D. Lingwood, H. Kaufmann, and B. Haller. Asic implementation of a direct-sequence spread-spectrum rake-receiver. In *IEEE Vehicular Technology Conference*, volume 2, pages 1326–1330, June 1994.
- [70] E.-S. Lohan, A. Lakhzouri, and M. Renfors. LOS estimation in overlapped multipath WCDMA scenarios via adaptive threshold. In *IEEE Workshop on Signal Processing Advances in Wireless Communications*, pages 353–357, June 2003.
- [71] E.S. Lohan, R. Hamila, A. Lakhzouri, and M. Renfors. Highly efficient techniques for mitigating the effects of multipath propagation in DS-CDMA delay estimation. *IEEE Transactions on Wireless Communications*, 4(1) :149–162, Jan. 2005.
- [72] Lyrtech. SignalMaster Quad user’s Manual. Technical report.
- [73] Lyrtech. SM-VHS-ADC user’s Manual. Technical report.
- [74] Lyrtech. SM-VHS-DAC user’s Manual. Technical report.
- [75] M. Guillaud M. Rupp and S. Das. On MIMO Decoding Algorithms for UMTS. In *35<sup>th</sup> Asilomar Conference*, Pacific Groove, CA, November 2001.
- [76] A. Massiani. *Prototypage de systèmes Haut Débit combinant Étalement de spectre, Multi-porteuses et Multi-antennes*. PhD thesis, Institut National des Sciences Appliquées de Rennes, Novembre 2005.

- [77] M.A. Mckeown, I.A.B. Lindsay, D.G.M. Cruickshank, J.S. Thompson, S.A. Farson, and Y. Hu. Re-scalable V-BLAST MIMO system for FPGA. In *Proceedings IEEE on Vision, Image and Signal Processing*, volume 153, pages 747–753, 2006.
- [78] D. Menard. *Méthodologie de compilation d'algorithmes de traitement du signal pour les processeurs en virgule fixe sous contrainte de précision*. PhD thesis, Université de Rennes I, Décembre 2002.
- [79] D. Menard, M. Guitton, P. Quemerais, and O. Sentieys. Efficient implementation of a wcdma rake receiver on the tms320c64x. In *37th Asilomar Conference on Signals, Systems and Computers*, 2003.
- [80] F. Michaut and M. Bellanger. *Filtrage adaptatif - théorie et algorithmes*. Hermes, 2005.
- [81] D.R. Morgan. An Adaptive RLS MIMO Equalizer Algorithm for HSDPA. In *Fortieth Asilomar Conference on Signals, Systems and Computers*, Asilomar, Oct.-Nov. 2006.
- [82] J.M. Muller. *Arithmétique des Ordinateurs*. Masson, 1989.
- [83] P. Murphy, F. Lou, and P. Frantz. A Hardware Testbed for the Implementation and Evaluation of MIMO Algorithms. In *IEEE International Conference on Mobile and Wireless Communications Networks*, Singapore, October 2003.
- [84] P. Murphy, F. Lou, A. Sabharwal, and P. Frantz. An FPGA Based Rapid Prototyping Platform for MIMO Systems. In *Asilomar Conference on Signals, Systems, and Computers*, Pacific Groove, CA, November 2003.
- [85] M. Nilsson. Efficient ASIC Implementation of a WCDMA Rake Receiver. Master's thesis, Lulea University of Technology, April 2002.
- [86] Keshab K. Parhi. *VLSI Digital Signal Processing Systems - Design and Implementation*. Wiley, 1999.
- [87] D. Perels, S. Haene, P. Luethi, A. Burg, N. Felber, W. Fichtner, and H. Bolcskei. ASIC implementation of a MIMO-OFDM transceiver for 192 Mbps WLANs. In *IEEE Solid-State Circuits Conference*, Sept. 2005.
- [88] C. Piguet. *Low-Power Electronics Design*. CRC Press, 2005.
- [89] J.G. Proakis. *Digital Communications*. 4th ed. McGraw-Hill, 2000.
- [90] M. Quax, J. Huiskens, and J. Van Meerbergen. A scalable implementation of a reconfigurable WCDMA RAKE receiver. *Design, Automation and Test in Europe Conference and Exhibition*, 3 :230–235, February 2004.
- [91] P. Radosavljevic, J. R. Cavallaro, and A. D. Baynast. ASIP architecture implementation of channel equalization algorithms for MIMO systems in WCDMA downlink. In *IEEE Vehicular Technology Conference*, Los Angeles, CA, September 2004.
- [92] R. Rocher. *Evaluation analytique de la précision des systèmes en virgule fixe*. PhD thesis, Université de Rennes I, Décembre 2006.
- [93] M. Rupp, A. Burg, and E. Beck. Rapid prototyping for wireless designs : the five-ones approach. *Signal processing theory to implementation, Elsevier Science*, 83(7) :1427–1444, July 2003.
- [94] T. Saïdi, S. Roy, and O. Sentieys. Prototype MIMO temps réel pour l'UMTS. In *Manifestation des Jeunes Chercheurs francophones dans les domaines des STIC*, Rennes, France, Novembre 2005.
- [95] T. Saïdi, S. Roy, and O. Sentieys. A testbed for evaluation of MIMO WCDMA architectures. In *International Symposium On Signals, Systems & Electronics (ISSSE 2007)*, Montréal, Canada, July 2007.
- [96] D. Samardzija, P. Wolniansky, and J. Ling. Performance evaluation of the VBLAST algorithm in W-CDMA systems. In *Proc. Vehicular Technology Conf.*, volume 2, pages 723–727, Atlantic City, NJ, USA, 2001.

- [97] T.M. Schmidl and C.D. Cox. Robust frequency and timing synchronization for OFDM. *IEEE Transactions on Communications*, 45(12) :1613–1621, Dec. 1997.
- [98] L. M. Bazdresch Sierra. *Complexité et Performance des Récepteurs MIMO*. PhD thesis, ENST Paris, Décembre 2004.
- [99] B. Sklar. *Digital Communications - Fundamentals and Applications*. Second Edition, Prentice-Hall PTR, Upper Saddle River, New Jersey, 2001.
- [100] Su, W. and Xia, X-G. and K.J.R. Liu. A Systematic Design of High-Rate Complex Orthogonal Space-Time Block Codes. *IEEE Communications letters*, 8(6) :380–382, June 2004.
- [101] V. Tarokh, H. Jafarkhani, and A.R. Calderbank. Space-time block codes from orthogonal designs. *IEEE Transactions on Information Theory*, 45(5) :1456–1467, July 1999.
- [102] V. Tarokh, N. Seshradi, and A.R. Calderbank. Space-time codes for high data rate wireless communication : Performance criterion and code construction. *IEEE Transactions on Information Theory*, 44(2) :744–765, March 1998.
- [103] I.E. Telatar. Capacity of multi-antenna Gaussian channels. *European Transactions on Telecommunications*, 10(6) :585–595, Nov./Dec. 1999.
- [104] E. Viterbo and J. Boutros. A Universal Lattice Code Decoder for Fading Channels. *IEEE Transactions on Information Theory*, 45(5) :1639–1642, July 1999.
- [105] B. Vucetic and J. Yuan. *Space-Time Coding*. Wiley, 2003.
- [106] J. Wang and B. Daneshrad. A comparative study of MIMO Detection Algorithms for Wideband Spatial Multiplexing Systems. *Wireless Communications and Networking Conference*, 1(1) :408–413, 2005.
- [107] 3GPP TS RAN WG1. User Equipment (UE) radio transmission and reception (FDD). Technical Report 25.101, v6.5.0, Sept. 2004.
- [108] 3GPP TSG RAN WG1. High speed downlink packet access : Physical layer aspects. Rapport technique 25.858, v5.0.0, 2002.
- [109] 3GPP TSG RAN WG1. Spreading and modulation (FDD). Technical Report 25.213, v6.2.0, March 2005.
- [110] P. W. Wolniansky, G. J. Foschini, G. D. Golden, and R. A. Valenzuela. V-BLAST : An Architecture for Realizing Very High Data Rates Over the Rich-Scattering Wireless Channel. In *ISSSE-98*, Pisa, Italy, Sept. 29 1998.
- [111] G. Woodward, L. Mailander, and S. Venkatesan. Chip equalisation for third generation MIMO high data rate applications. In *Sensor Array and Multichannel Signal Processing Workshop Proceedings*, Washington, DC, August 2002.
- [112] Xilinx. Virtex-II Platform FPGAs : Complete Data Sheet. Technical Report DS031, v3.4, 2005.
- [113] X. Yu, D. Xu, and G. Bi. Full-Rate Complex Orthogonal Space-Time Block Code for Multiple Antennas. *Wireless Personal Communications*, 40(1) :81–89, January 2007.
- [114] Z.Guo and P.Nilsson. A VLSI implementation of MIMO detection for future wireless communications. In *Proceedings IEEE on Personal, Indoor and Mobile Radio Communications, PIMRC 2003*, volume 3, pages 2852–2856, 2003.
- [115] H. Zhiyong. *High-speed VLSI design for turbo and LDPC codes used in broadband wireless networks*. PhD thesis, Université Laval, Dec. 2007.
- [116] K. SH. Zigangirov. *Theory of Code Division Multiple Access Communication*. John Wiley & Sons, 2004.
- [117] E. Zimmermann, W. Rave, G. Fettweis, and S. Venkatesan. On the Complexity of Sphere Decoding. In *7th International Symposium on Wireless Personal Multimedia Communications (WPMC04)*, Abano Terme, Italy, September 2004.





## Abstract

Over the last ten years, multi-antenna systems (MIMO) for mobile and fixed wireless communications have revolutionized the possibilities offered for numerous telecommunication application domains. Using multiple antennas at both ends of the link considerably increases the capacity of wireless systems. However, the digital algorithms needed to realize these systems are complex and constitute a challenge in order to define powerful hardware architectures. The goal of the present work centers specifically on the optimal definition of architectural solutions to combat this problem in a CDMA context.

The first aspect of this work is a deepened study of space-time algorithms and design methods with regards to an efficient hardware implementation. Numerous detection schemes are proposed in the literature and are applicable following three criteria : quality of service, binary throughput and algorithmic complexity. The latter constitutes a strong limitation for a low cost implementation of mobiles including these applications. Thus, it is necessary to use powerful tools to simulate, evaluate and rapidly prototype these new systems which constitute likely candidates for fourth generation telecommunication systems.

The second aspect is the realization of an uncoded multi-antenna transceiver, integrating CDMA in a wideband channel case. A WCDMA mono-antenna system, generalized to any antenna array, has been integrated and simulated on the Lyrtech rapid prototyping platform. The developed architecture integrates the main baseband processing modules, such as Nyquist filtering, multiple path detection and detection itself. The MIMO-WCDMA prototype is characterized by its flexibility with regards to the number of inputs, format of samples, characteristics of the wireless channel and the targeted technology (ASIC, FPGA).

The third aspect is more prospective since it introduces new methods to reduce the hardware cost of multi-antenna systems. The principle of dynamic allocation of the fixed point format is presented with the goal of adapting the data encoding according to the wireless channel's characteristics and consequently minimizing the circuit's complexity. Also, the concept of adaptive architectures is proposed to reduce the power consumption in an embedded system according to application context.

**Keywords :** multi-antenna systems, MIMO, T4G, mobile terminals, WCDMA, HSDPA, HSUPA, rapid prototyping, ASIC, FPGA, processing architecture, fixed point coding, adaptive architecture.

## Résumé

Depuis une dizaine d'années, l'avènement des techniques multi-antennes (ou MIMO) pour les communications sans fil, mobiles ou fixes, a révolutionné les possibilités offertes pour de nombreux domaines d'application des télécommunications. La disposition de plusieurs antennes de part et d'autre du lien augmente considérablement la capacité des systèmes sans fil. Cependant, les algorithmes numériques à mettre en œuvre pour réaliser ces systèmes sont autrement complexes et constituent un challenge quant à la définition d'architectures matérielles performantes. L'objectif du travail présent repose précisément sur la définition optimale de solutions architecturales, dans un contexte CDMA, pour contrer cette problématique.

Le premier aspect de ce travail porte sur une étude approfondie des algorithmes spatio-temporels et des méthodes de conception en vue d'une implantation matérielle efficace. De nombreux schémas de détection sont proposés dans la littérature et sont applicables suivant trois critères qui sont : la qualité de service, le débit binaire et la complexité algorithmique. Cette dernière constitue une contrainte forte pour une mise en application à faible coût de terminaux mobiles intégrant ces applications. Aussi, il est nécessaire de disposer d'outils performants pour simuler, évaluer et affiner (prototypage rapide) ces nouveaux systèmes, candidats probables pour les télécommunications de quatrième génération.

Le second aspect concerne la réalisation d'un transcepteur multi-antennes sans codage de canal, intégrant la technologie d'accès multiple par répartition de codes dans le cas d'un canal large bande. Un système mono-antenne WCDMA, généralisable à un nombre quelconque d'antennes, a été intégré et simulé au sein de la plate-forme de prototypage rapide Lyrtech. L'architecture développée intègre les principaux modules du traitement en bande de base, à savoir le filtrage de Nyquist, la détection des multiples trajets suivie de l'étape de détection. Le prototype MIMO-WCDMA développé est caractérisé par sa flexibilité suivant le nombre de voies entrantes, le format d'entrée des échantillons, les caractéristiques du canal sans fil et la technologie ciblée (ASIC, FPGA).

Le troisième aspect se veut plus prospectif en détaillant de nouveaux mécanismes pour réduire le coût matériel des systèmes multi-antennes. Le principe d'allocation adaptative de la virgule fixe est présenté dans le but d'adapter le codage des données suivant les caractéristiques du canal sans fil et de minimiser en conséquence la complexité du circuit. D'autre part, le concept d'architectures adaptatives est proposé afin de minimiser l'énergie consommée au sein d'un système embarqué suivant le contexte d'application.

**Mots-clés :** systèmes multi-antennes, MIMO, T4G, terminaux mobiles, WCDMA, HSDPA, HSUPA, prototypage rapide, ASIC, FPGA, architecture de traitement, virgule fixe, architecture adaptative.